半导体装置的制造方法与流程

1.本发明实施例涉及一种半导体装置及其制造方法，特别是涉及一种具有纳米结构的半导体装置及其制造方法。


背景技术：

2.随着半导体科技的进步，对较高存储容量、较快处理系统、较高性能及较低成本的需求不断增长。为了满足这些需求，半导体产业持续微缩化半导体装置的尺寸，半导体装置如金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistors，mosfets)，其包括平面金属氧化物半导体场效晶体管以及鳍状场效晶体管(finfets)。这样的微缩化增加了半导体制程的复杂度。


技术实现要素：

3.本发明实施例提供一种半导体装置的制造方法。半导体装置的制造方法包括：于鳍片结构中形成纳米结构通道区；沉积高介电常数栅极介电层，高介电常数栅极介电层围绕纳米结构通道区；对高介电常数栅极介电层的第一部分与第二部分选择性地进行使用稀土金属基(rare
‑
earth metal
‑
based)掺质的第一掺杂制程，其中第一掺杂制程以第一稀土金属基掺质浓度掺杂高介电常数栅极介电层的第一部分与第二部分；对高介电常数栅极介电层的第一部分与高介电常数栅极介电层的第三部分选择性地进行使用稀土金属基掺质的第二掺杂制程，其中第二掺杂制程以第二稀土金属基掺质浓度掺杂高介电常数栅极介电层的第一部分与第三部分，第二稀土金属基掺质浓度与第一稀土金属基掺质浓度不同；于高介电常数栅极介电层上沉积功函数金属层；以及于功函数金属层上沉积栅极金属填充层。
4.本发明实施例亦提供一种半导体装置的制造方法。半导体装置的制造方法包括：分别形成n型场效晶体管与p型场效晶体管的第一鳍片结构与第二鳍片结构；于第一鳍片结构与第二鳍片结构中分别形成第一纳米结构通道区与第二纳米结构通道区；沉积高介电常数栅极介电层，高介电常数栅极介电层围绕第一纳米结构通道区与第二纳米结构通道区；在高介电常数栅极介电层位于第一纳米结构通道区与第二纳米结构通道区上的第一部分与第二部分上选择性地形成第一稀土金属基层；对第一稀土金属基层进行第一退火制程；在高介电常数栅极介电层位于第一纳米结构通道区与第二纳米结构通道区上的第一部分与第三部分上选择性地形成第二稀土金属基层；对第二稀土金属基层进行第二退火制程；于高介电常数栅极介电层上沉积功函数金属层；以及于功函数金属层上沉积栅极金属填充层。
5.本发明实施例亦提供一种半导体装置。半导体装置包括第一栅极结构、第二栅极结构与第三栅极结构。第一栅极结构包括第一界面氧化物层、第一高介电常数栅极介电层与第一偶极层。第一高介电常数栅极介电层设置于第一界面氧化物层上，且第一高介电常数栅极介电层具有第一稀土金属氧化物掺质浓度。第一偶极层设置于第一界面氧化物层与
第一高介电常数栅极介电层之间的界面，且第一偶极层具有第一稀土金属偶极浓度。第二栅极结构包括第二界面氧化物层、第二高介电常数栅极介电层与第二偶极层。第二高介电常数栅极介电层设置于第二界面氧化物层上，且第二高介电常数栅极介电层具有第二稀土金属氧化物掺质浓度。第二偶极层设置于第二界面氧化物层与第二高介电常数栅极介电层之间的界面，且第二偶极层具有第二稀土金属偶极浓度。第三栅极结构包括第三界面氧化物层、第三高介电常数栅极介电层与第三偶极层。第三高介电常数栅极介电层设置于第三界面氧化物层上，且第三高介电常数栅极介电层具有第三稀土金属氧化物掺质浓度。第三偶极层设置于第三界面氧化物层与第三高介电常数栅极介电层之间的界面，且第三偶极层具有第三稀土金属偶极浓度。第一稀土金属氧化物掺质浓度、第二稀土金属氧化物掺质浓度与第三稀土金属氧化物掺质浓度彼此不同，且第一稀土金属偶极浓度、第二稀土金属偶极浓度与第三稀土金属偶极浓度彼此不同。
附图说明
6.搭配所附图式阅读后续的详细叙述将能更全面地理解本发明实施例的实施方式。应注意的是，依据在业界的通常做法，各种部件并未按照比例绘制。事实上，可任意地放大或缩小各种部件的尺寸，以清楚地表现出本发明实施例的特征。
7.图1a、图1b至图1c与图1d至图1q是根据一些实施例，分别绘示出具有不同栅极结构的半导体装置的等角视图、剖面图与装置特征。
8.图2是根据一些实施例具有不同栅极结构的半导体装置的制造方法流程图。
9.图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a及图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b是根据一些实施例，绘示出在制造具有不同栅极结构的半导体装置过程中的各个阶段的剖面图。
10.图8c、图8d与图11c至图11e是根据一些实施例，绘示出在制造具有不同栅极结构的半导体装置过程中的各个阶段的装置特征。
11.例示性实施例将参照所附图式描述。在图式中，类似的元件符号一般指的是相同、功能上相似及/或结构上相似的元件。
12.其中，附图标记说明如下：
13.100：半导体装置
14.102n1，102n2，102n3，102n4：n型场效晶体管
15.102p1，102p2，102p3，102p4：p型场效晶体管
16.106：基板
17.1081，1082：鳍片结构
18.108a1，108a2：鳍片基部
19.108b1，108b2：堆叠鳍片部分
20.110a，110b：外延鳍片区
21.112n1，112n2，112n3，112n4，112p1，112p2，112p3，112p4：栅极结构
22.114：栅极间隔物
23.116：接触蚀刻停止层
24.118：层间介电层
25.120：第一半导体层
26.120a，122a：纳米结构区
27.120b，122b：纳米结构通道区
28.122：第二半导体层
29.126a，126b：源极/漏极区
30.127：界面氧化物层
31.128，128n1，128n2，128n3，128n4，128p1，128p2，128p3，128p4：高介电常数栅极介电层
32.129n1，129n1*，129n2，129n3，129p1，129p1*，129p2，129p3：稀土金属基偶极层
33.130：栅极功函数金属层
34.132：栅极金属填充层
35.138：浅沟槽隔离区
36.142：内间隔物
37.200：方法
38.205，210，215，220，225，230：操作
39.312：多晶硅结构
40.412n，412p：栅极开口
41.644，644*，646，646*：稀土金属基层
42.a
‑
a，b
‑
b，d，e，f，g，h，i，j，k，l，m，n，o，p，q，r，s：线段
43.b1，b1’，b2，b2’，b3，b3’，b4，b4’，b5，b6，b7，c1，c2，c3，c4：稀土金属基掺质浓度
44.d1，d2，d3，d4：稀土金属基偶极浓度
45.d5，d6，d7，d8：铝基偶极浓度
46.tn1，tn2，tn3，tn4，tn5，tn6，tn7，tn8，tp1，tp2，tp3，tp4，tp5，tp6，tp7，tp8：临界电压
47.w1，w2，w3，w4，w5，w6，w7，w8：有效功函数值
具体实施方式
48.以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一部件形成在第二部件之上，可能包含第一部件和第二部件直接接触的实施例，也可能包含额外的部件形成在第一部件和第二部件之间，使得它们不直接接触的实施例。如此处所使用的，于第二部件上形成第一部件指的是形成第一部件使其直接接触第二部件。此外，本发明实施例可能在各种范例中重复元件符号以及/或字母。这样的重复本身并不是用以表示所讨论的各种实施例及/或配置之间的关系。
49.本文可能使用空间相对用词，例如“在
……
下方”、“在
……
之下”、“下方的”、“在
……
之上”、“上方的”等类似用词，是为了便于描述图式中一元件或部件与另一个(些)元件或部件之间的关系。空间相对用词用以包括使用中或操作中的装置之不同方位，以及图式中所描绘的方位。当装置被转向不同方位时(旋转90度或其他方位)，本文所使用的空
间相对用词也将依转向后的方位来解释。
50.应注意的是，说明书所提及的“一种实施例”、“一实施例”、“一范例实施例”、“例示性的”等指的是所描述实施例可包括特定的部件、结构或特征，但每个实施例可以不必包括特定的部件、结构或特征。再者，这样的片语不一定是提及相同实施例。此外，当结合一实施例来描述特定的部件、结构或特征时，无论是否明确描述，结合其他实施例来实现这种部件、结构或特征是本发明所属技术领域中具有通常知识者的知识范围内所能思及的。
51.应能理解，本文的措辞或术语是出于描述的目的而非用以限制，因此说明书的术语或措辞将由本发明相关技术领域中具有通常知识者根据本文的教示进行解释。
52.如本文所使用的，“蚀刻选择性”一词指的是在相同蚀刻条件下两种不同材料的蚀刻速率比。
53.如本文所使用的，“高介电常数(high
‑
k)”一词指的是高介电常数值。在半导体装置结构与制程领域中，高介电常数指的是介电常数大于sio2的介电常数(例如，大于约3.9)。
54.如本文所使用的，“p型”一词定义的是以如硼的p型掺质所掺杂的结构、膜层及/或区域。
55.如本文所使用的，“n型”一词定义的是以如磷的n型掺质所掺杂的结构、膜层及/或区域。
56.如本文所使用的，“纳米结构”一词定义的是具有小于如100nm的水平尺寸(例如，沿着x轴或y轴)及/或垂直尺寸(例如，沿着z轴)的结构、膜层及/或区域。
57.如本文所使用的，“n型功函数金属(n
‑
type work function metal，nwfm)”一词定义一种金属或含金属材料，其功函数值与场效晶体管通道区材料的价带(valence band)能相比，更接近场效晶体管通道区材料的导带(conduction band)能。在一些实施例中，用词“n型功函数金属”定义的是金属或含金属材料具有小于4.5ev的功函数值。
58.如本文所使用的，“p型功函数金属(p
‑
type wfm，pwfm)”一词定义一种金属或含金属材料，其功函数与场效晶体管通道区材料的导带能相比，更接近场效晶体管通道区材料的价带能。在一些实施例中，用词“p型功函数金属”定义的是金属或含金属材料具有等于或大于4.5ev的功函数值。
59.如本文所使用的，“有效功函数值”一词定义的是场效晶体管栅极结构功函数金属层的功函数值以及横跨偶极层诱发的电位差之间的差值，偶极层形成于场效晶体管栅极结构的高介电常数介电层与界面层之间。
60.在一些实施例中，用词“约(about)”与“实质上(substantially)”可指的是一给定量的数值在例如该数值的5％以内的范围(例如：数值的
±
1％、
±
2％、
±
3％、
±
4％或
±
5％)。
61.本文所揭示的鳍片结构可利用任何合适的方法来图案化。例如，可利用一或多种光学微影制程(photolithography process)来图案化鳍片结构，光学微影制程包括双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合了微影制程与自对准制程，以创建出例如比使用单一、直接微影制程所得的节距更小的图案。例如，在一些实施例中，在基板之上形成牺牲层，并使用光学微影制程对其进行图案化。使用自对准制程在图案化的牺牲层旁边形成间隔物。之后去除牺牲层，然后可以使用剩余的间隔物来图案化
鳍片结构。
62.开启场效晶体管所需的栅极电压
‑
临界电压vt可取决于场效晶体管通道区的半导体材料以及场效晶体管栅极结构的功函数金属层的功函数值。例如，对于n型场效晶体管，减少n型场效晶体管栅极结构n型功函数金属层的功函数值与n型场效晶体管通道区材料的导带能(例如，对于si为4.1ev或对于sige为3.8ev)之间的差值，可减少n型场效晶体管的临界电压。对于p型场效晶体管，减少p型场效晶体管栅极结构p型功函数金属层的功函数值与p型场效晶体管通道区材料的价带能(例如，对于si为5.2ev或对于sige为4.8ev)之间的差值，可减少p型场效晶体管的临界电压。场效晶体管栅极结构的临界电压可取决于场效晶体管栅极结构各层的厚度及/或材料组成。如此一来，可通过调整栅极结构的厚度及/或材料组成，来制造具有不同临界电压的场效晶体管。
63.由于对低功率可携式装置的需求不断增长，对具有如小于100mv的低临界电压的场效晶体管需求也随之增长。在场效晶体管中达到这么低临界电压的一种方式可以是在栅极结构中使用厚度大于约4nm(例如，约5nm至约10nm)的功函数金属层。然而，栅极结构中功函数金属层的厚度可能会因为场效晶体管栅极结构的几何构造而有所限制。例如，在全绕式栅极(gate
‑
all
‑
around，gaa)场效晶体管中，功函数金属层的厚度可能会因为全绕式栅极场效晶体管纳米结构通道区之间的间距而有所限制。再者，沉积这么厚的功函数金属层可能会随着持续微缩化场效晶体管(例如，全绕式场效晶体管)而越趋困难。
64.本发明实施例提供具有不同有效功函数值的栅极结构的场效晶体管(例如，鳍状场效晶体管或全绕式场效晶体管)范例结构，以提供不同及/或低临界电压与于相同基板上形成此场效晶体管的范例方法。范例方法在不增加功函数金属层的厚度情况下，形成不同导电型态且具有不同有效功函数值的场效晶体管。相较于在相同基板上具有相似通道尺寸与临界电压的场效晶体管的其他形成方法，这些范例方法在具有纳米结构通道区且具有不同及/或低临界电压的场效晶体管中制造可靠的栅极结构时可较不复杂且较具有成本效益。此外，相较于具有相似临界电压的场效晶体管的其他形成方法，这些范例方法可形成具有较小尺寸(例如，较薄的栅极堆叠)的场效晶体管栅极结构。
65.在一些实施例中，具有不同栅极结构组态的n型场效晶体管与p型场效晶体管可选择性地形成于相同基板上。为了使n型场效晶体管与p型场效晶体管具有不同及/或低临界电压，可使用不同浓度的稀土金属基(rare
‑
earth metal based)掺质来掺杂n型场效晶体管与p型场效晶体管栅极结构的高介电常数栅极介电层。稀土金属基掺质的不同浓度可在n型场效晶体管与p型场效晶体管栅极结构中产生具有变化偶极浓度的偶极层。调谐偶极浓度可调谐n型场效晶体管与p型场效晶体管栅极结构的有效功函数值，且因此可调整n型场效晶体管与p型场效晶体管的临界电压。如此一来，在不增加功函数金属层厚度的情况下，可获得具有不同及/或低临界电压的n型场效晶体管与p型场效晶体管。
66.根据一些实施例，参照图1a至图1q叙述具有n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4的半导体装置100。图1a是根据一些实施例，绘示出半导体装置100的等角视图(isometric view)。图1b、图1c是根据一些实施例，分别沿着图1a的线段a
‑
a与b
‑
b绘示出半导体装置100的剖面图。图1d至图1q是根据一些实施例，绘示出半导体装置的装置特征。即使参照图1a至图1q讨论了八个场效晶体管，但半导体装置100可具有任何数量的场效晶体管。除非另有说明，否则使用相同注记(annotation)对n型场效晶体管102n1
‑
102n4
与p型场效晶体管102p1
‑
102p4的元件所作的讨论可彼此相互应用。半导体装置100的等角视图与剖面图是为了说明的目的而绘示，且可能不会按照比例绘制。
67.参照图1a至图1c，n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4可形成于基板106上。基板106可为半导体材料，例如但不限于硅。在一些实施例中，基板106可包括结晶硅基板(例如，晶圆)。在一些实施例中，基板106可包括：(i)元素半导体，例如锗(ge)；(ii)化合物半导体，包括碳化硅(sic)、砷化硅(sias)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)、锑化铟(insb)及/或iii
‑
v族半导体材料；(iii)合金半导体，包括硅锗(sige)、碳化硅锗(sigec)、锗锡(gesn)、锗锡化硅(sigesn)、磷砷化镓(gaasp)、磷化镓铟(gainp)、砷化镓铟(gainas)、磷砷化镓铟(gainasp)、砷化铝(alas)及/或砷化铝镓(algaas)；(iv)绝缘体上覆硅(silicon
‑
on
‑
insulator，soi)结构；(v)绝缘体上覆硅锗(sigeoi)结构；(vi)绝缘体上覆锗(geoi)结构；或(vii)前述的组合。再者，可取决于设计需求掺杂基板106(例如，p型基板或n型基板)。在一些实施例中，可使用p型掺质(例如，硼、铟、铝或镓)或n型掺质(例如，磷或砷)来掺杂基板106。
68.n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4可分别包括沿着x轴延伸的鳍片结构1081、1082、外延鳍片区110a、110b、栅极结构112n1
‑
112n4与112p1
‑
112p4(也称为全绕式栅极结构112n1
‑
112n4与112p1
‑
112p4)、内间隔物142与栅极间隔物114。
69.如图1b至图1c所示，鳍片结构1081可包括鳍片基部108a1与设置于鳍片基部108a1上的堆叠鳍片部分108b1，且鳍片结构1082可包括鳍片基部108a2与设置于鳍片基部108a2上的堆叠鳍片部分108b2。在一些实施例中，鳍片基部108a1、108a2可包括与基板106相似的材料。可光学微影图案化及蚀刻基板106而形成鳍片基部108a1、108a2。堆叠鳍片部分108b1、108b2可包括以交替组态堆叠的第一半导体层120与第二半导体层122。堆叠鳍片部分108b1‑
的每层第一半导体层120可具有(i)外延鳍片区110a下方的纳米结构区120a(如图1b所示)，以及(ii)被栅极结构112n1
‑
112n4包覆围绕的纳米结构通道区120b(如图1b所示)。堆叠鳍片部分108b2‑
的每层第二半导体层122可具有(i)外延鳍片区110b下方的纳米结构区122a(如图1c所示)，以及(ii)被栅极结构112p1
‑
112p4包覆围绕的纳米结构通道区122b(如图1c所示)。
70.第一半导体层120与第二半导体层122可包括彼此不同的半导体材料。在一些实施例中，第一半导体层120与第二半导体层122可包括具有彼此不同的氧化速率及/或蚀刻选择性的半导体材料。在一些实施例中，第一半导体层120与第二半导体层122可包括与基板106相似或不同的半导体材料。第一半导体层120与第二半导体层122可包括(i)元素半导体，例如硅或锗；(ii)包括iii
‑
v族半导体材料的化合物半导体；(iii)合金半导体，包括sige、锗锡或锗锡化硅；或(iv)前述的组合。
71.在一些实施例中，对于n型场效晶体管102n1
‑
102n4，第一半导体层120可包括si、sias、磷化硅(sip)、sic或碳磷化硅(sicp)，且对于p型场效晶体管102p1
‑
102p4，第二半导体层122可包括sige、硼化硅锗(sigeb)、硼化锗(geb)、硼化硅锗锡(sigesnb)或iii
‑
v族半导体化合物。在一些实施例中，第一半导体层120与第二半导体层122对于n型场效晶体管102n1
‑
102n4可各包括si、sias、sip或sicp，或对于p型场效晶体管102p1
‑
102p4可各包括sige、sigeb、geb、sigesnb或iii
‑
v族半导体化合物。在一些实施例中，对于n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4，第一半导体层120与第二半导体层122可包括
彼此相似的材料。虽然图1b绘示出长方形的纳米结构通道区120b与122b剖面，纳米结构通道区120b与122b可具有其他几何形状的剖面(例如，圆形、椭圆形、三角形或多边形)。
72.参照图1a至图1c，可成长外延鳍片区110a使其包覆围绕堆叠鳍片部分108b1。同样地，可成长外延鳍片区110b使其包覆围绕堆叠鳍片部分108b2。在一些实施例中，外延鳍片区110a、110b可分别成长于鳍片基部108a1、108a2上，而没有分别包覆围绕堆叠鳍片部分108b1、108b2。外延鳍片区110a、110b与其下方的纳米结构区120a与122a可分别形成源极/漏极区126a、126b。
73.外延鳍片区110a、110b可包括彼此相似或彼此不同的外延成长半导体材料。在一些实施例中，外延成长半导体材料可包括与基板106材料相同或不同的材料。外延鳍片区110a、110b可分别为n型与p型。在一些实施例中，n型外延鳍片区110a可具有sias、sic或sicp的材料。p型外延鳍片区110b可包括sige、sigeb、geb、sigesnb、iii
‑
v族半导体化合物或前述的组合。
74.栅极结构112n1
‑
112n4与112p1
‑
112p4可为多层结构，且可分别包覆围绕纳米结构通道区120b与122b，其中栅极结构112n1
‑
112n4与112p1
‑
112p4可称为“全绕式栅极结构”或“水平全绕式栅极结构”，且n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4可分别称为“全绕式栅极场效晶体管102n1
‑
102n4与102p1
‑
102p4”或“全绕式栅极n型场效晶体管102n1
‑
102n4与全绕式栅极p型场效晶体管102p1
‑
102p4”。
75.参照图1a至图1c，栅极结构112n1
‑
112n4与112p1
‑
112p4可包括界面氧化物层127、高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4、栅极功函数金属层130与栅极金属填充层132。即使图1b、图1c绘示出栅极结构112n1
‑
112n4与112p1
‑
112p4的所有膜层分别包覆围绕纳米结构通道区120b与122b，但纳米结构通道区120b与122b可至少被界面氧化物层127及高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4包覆围绕，以填充邻近纳米结构通道区120b与122b之间的空间。如此一来，纳米结构通道区120b与122b可分别彼此电性隔离，以防止在n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4操作时，栅极结构112n1
‑
112n4与112p1
‑
112p4与源极/漏极区126a、126b之间分别短路。在一些实施例中，并不是栅极结构112n1
‑
112n4与112p1
‑
112p4的所有膜层分别包覆围绕纳米结构通道区120b与122b，而是纳米结构通道区120b与122b可至少被界面氧化物层127、高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4及栅极功函数金属层130包覆围绕，以填充邻近纳米结构通道区120b与122b之间的空间。
76.界面氧化物层127可设置于纳米结构通道区120b与122b上，且可包括氧化硅与介于约0.5nm至约1.5nm之间的厚度。高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4可各具有界面氧化物层127约2至3倍厚的厚度(例如，约1nm至约3nm)，且可包括(i)高介电常数介电材料，例如氧化铪(hfo2)、氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)、硅酸锆(zrsio2)；(ii)具有锂(li)、铍(be)、镁(mg)、钙(ca)、锶(sr)、钪(sc)、钇(y)、锆(zr)、铝(al)、镧(la)、铈(ce)、镨(pr)、钕(nd)、钐(sm)、铕(eu)、钆(gd)、铽(tb)、镝(dy)、钬(ho)、铒(er)、铥(tm)、镱(yb)或镏(lu)的氧化物的高介电常数介电材料；或(iii)前述的组合。
77.在一些实施例中，高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3可包括稀土金属基掺质。稀土金属基掺质可包括稀土金属的氧化物，例如氧化镧(la2o3)、氧化钇
(y2o3)、氧化铈(ceo2)、氧化镱(yb2o3)、氧化铒(er2o3)或前述的组合。高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3中的稀土金属基掺质浓度可彼此相似或彼此不同。在一些实施例中，高介电常数栅极介电层128n1与128p1可具有稀土金属基掺质浓度c1，高介电常数栅极介电层128n2与128p2可具有稀土金属基掺质浓度c2，且高介电常数栅极介电层128n3与128p3可具有稀土金属基掺质浓度c3。在一些实施例中，浓度c1大于浓度c2及/或c3。在一些实施例中，浓度c1大于浓度c2与c3，且浓度c2大于浓度c3。在一些实施例中，浓度c1大于浓度c2与c3，且浓度c3大于浓度c2。在一些实施例中，高介电常数栅极介电层128n4与128p4可具有稀土金属基掺质浓度c4，稀土金属基掺质浓度c4可等于0。在一些实施例中，稀土金属基掺质浓度c1
‑
c3可介于约0.1原子百分比至约15原子百分比。
78.根据一些实施例，图1d沿着垂直轴(例如，z轴)穿过高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3绘示出高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3中稀土金属基掺质的掺杂轮廓。如图1d所示，相较于高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3接近功函数金属层130的区域，稀土金属基掺质在高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3接近界面氧化物层127的区域中可具有较低的浓度。
79.参照图1e，根据一些实施例，n型场效晶体管102n1
‑
102n3的高介电常数栅极介电层128n1
‑
128n3、稀土金属基偶极层129n1
‑
129n3、界面氧化物层127与纳米结构通道区120b中的稀土金属基掺质沿着图1b中所示的线段d、e及/或f可具有渐变(graded)的掺杂轮廓。如图1e所示，稀土金属基掺质的浓度可从高介电常数栅极介电层128n1
‑
128n3的顶表面逐渐减少至纳米结构通道区120b。在一些实施例中，p型场效晶体管102p1
‑
102p3的高介电常数栅极介电层128p1
‑
128p3、稀土金属基偶极层129p1
‑
129p3、界面氧化物层127与纳米结构通道区122b中的稀土金属基掺质沿着线段g、h及/或i(图1c中所示)可具有与图1e相似的渐变掺杂轮廓。
80.参照图1f，在一些实施例中，n型场效晶体管栅极结构112n1
‑
112n4的高介电常数栅极介电层128n1
‑
128n4与界面层127之间的界面可分别具有稀土金属基掺质浓度b1
‑
b4，其中浓度b1大于浓度b2，且浓度b2大于浓度b3。浓度b4可等于0。在一些实施例中，稀土金属基掺质浓度b1
‑
b3可介于约0.1原子百分比至约15原子百分比之间。在一些实施例中，基于参照图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图8c、图8d及图11c、图11d所述的n型场效晶体管102n1
‑
102n3的制造方法，浓度b1可为浓度b2、b3的总和。在一些实施例中，如图1g所示，高介电常数栅极介电层128n1
‑
128n3与界面层127之间的界面可具有稀土金属基掺质浓度b5
‑
b7而不是浓度b1
‑
b3，其中浓度b5大于浓度b7，且浓度b7大于浓度b6。基于参照图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图8c、图8d、图11c与图11e所述的n型场效晶体管102n1
‑
102n3的制造方法，浓度b5可为浓度b6、b7的总和。再者，根据一些实施例，参照图1f、图1g，对稀土金属基掺质浓度b1
‑
b4与b5
‑
b7所作的讨论可应用至p型场效晶体管栅极结构112p1
‑
112p4的高介电常数栅极介电层128p1
‑
128p4与界面层127之间的界面中的稀土金属基掺质浓度。
81.在一些实施例中，稀土金属基掺质可用以调谐栅极结构112n1
‑
112n4与112p1
‑
112p4的有效功函数值w1
‑
w4，且因此可分别调整栅极结构112n1
‑
112n4与112p1
‑
112p4的临界电压tn1
‑
tn4与tp1
‑
tp4。在一些实施例中，“有效功函数值”一词定义的是场效晶体管栅极结构(例如，栅极结构112n1
‑
112n4与112p1
‑
112p4)功函数金属层(例如，功函数金属层
130)的功函数值以及横跨偶极层(例如，偶极层129n1
‑
129n3与129p1
‑
129p3)诱发的电位差之间的差值，偶极层形成于场效晶体管栅极结构的高介电常数介电层(例如，高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3)与界面层(例如，界面氧化物层127)之间。在一些实施例中，栅极结构112n1与112p1可具有有效功函数值w1，栅极结构112n2与112p2可具有有效功函数值w2，栅极结构112n3与112p3可具有有效功函数值w3，且栅极结构112n4与112p4可具有有效功函数值w4。如图1h、图1i所示，高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4的稀土金属基掺质浓度与栅极结构112n1
‑
112n4与112p1
‑
112p4个别的有效功函数值可成反比。
82.如图1b、图1c所示，由于高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3中的稀土金属基掺质，稀土金属基偶极层129n1
‑
129n3与129p1
‑
129p3可形成于高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3及界面氧化物层127之间的界面。在一些实施例中，偶极层129n1
‑
129n3与129p1
‑
129p3可包括稀土金属离子与氧离子之间的偶极。在一些实施例中，偶极层129n1与129p1可具有稀土金属基偶极浓度d1，偶极层129n2与129p2可具有稀土金属基偶极浓度d2，且偶极层129n3与129p3可具有稀土金属基偶极浓度d3。因为高介电常数栅极介电层128n4与129n4不具有稀土金属基掺质，在界面氧化物层127及高介电常数栅极介电层128n4与128p4之间的界面的稀土金属基偶极浓度d4可等于0。
83.稀土金属基偶极浓度与稀土金属基掺质浓度可成正比，且因此图1j至图1m中所示的稀土金属基偶极浓度轮廓可与图1h、图1i中所示的稀土金属基掺质浓度轮廓相似。参照图1j、图1k，与稀土金属基掺质浓度相似，偶极层129n1
‑
129n4与129p1
‑
129p4的稀土金属基偶极浓度与栅极结构112n1
‑
112n4与112p1
‑
112p4的个别有效功函数值可成反比。参照图1l、图1m，偶极层129n1
‑
129n4的稀土金属基偶极浓度与栅极结构112n1
‑
112n4的个别临界电压可成反比，且偶极层129p1
‑
129p4的稀土金属基偶极浓度与栅极结构112p1
‑
112p4的个别临界电压可成正比。因此，n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4可具有不同及/或低临界电压的栅极结构，而其栅极结构具有相同栅极功函数金属层130且在高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4中具有不同稀土金属基掺质浓度。
84.在一些实施例中，高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3可具有铝基掺质而不是稀土金属基掺质。铝基掺质可包括铝的氧化物(al
x
o
y
)，例如al2o3。高介电常数栅极介电层128n1
‑
128n3与128p1
‑
128p3中铝基掺质的掺杂轮廓与浓度可与图1h、图1i中所示的稀土金属基掺质的掺杂轮廓与浓度相似。与稀土金属基掺质相似，铝基掺质可用以调谐栅极结构112n1
‑
112n4与112p1
‑
112p4的有效功函数值，且因此可分别调整栅极结构112n1
‑
112n4与112p1
‑
112p4的临界电压。如图1n至图1q所示，在一些实施例中，具有以铝基掺质掺杂的个别高介电常数栅极介电层128n1与128p1的栅极结构112n1与112p1可具有有效功函数值w5，具有以铝基掺质掺杂的高介电常数栅极介电层128n2与128p2的栅极结构112n2与112p2可具有有效功函数值w6，具有以铝基掺质掺杂的高介电常数栅极介电层128n3与128p3的栅极结构112n3与112p3可具有有效功函数值w7，且具有以铝基掺质掺杂的高介电常数栅极介电层128n4与128p4的栅极结构112n4与112p4可具有有效功函数值w8。高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4的铝基掺质浓度与栅极结构112n1
‑
112n4与112p1
‑
112p4的个别有效功函数值可成正比。
85.如图1b、图1c所示，与稀土金属基掺质相似，铝基掺质可形成铝基偶极层129n1
‑
129n3与129p1
‑
129p3。在一些实施例中，铝基偶极层129n1
‑
129n3与129p1
‑
129p3可包括铝离子与氧离子之间的偶极。如图1n至图1q所示，在一些实施例中，偶极层129n1与129p1可具有铝基偶极浓度d5，偶极层129n2与129p2可具有铝基偶极浓度d6，且偶极层129n3与129p3可具有铝基偶极浓度d7。因为高介电常数栅极介电层128n4与128p4不具有铝基掺质，在界面氧化物层127及高介电常数栅极介电层128n4与128p4之间的界面的铝基偶极浓度d8可等于0。
86.参照图1n、图1o，偶极层129n1
‑
129n4与129p1
‑
129p4的铝基偶极浓度与栅极结构112n1
‑
112n4与112p1
‑
112p4的个别有效功函数值w5
‑
w8可成正比。参照图1p、图1q，偶极层129n1
‑
129n4的铝基偶极浓度与栅极结构112n1
‑
112n4的个别临界电压tn5
‑
tn8可成正比，且偶极层129p1
‑
129p4的铝基偶极浓度与栅极结构112p1
‑
112p4的个别临界电压tp5
‑
tp8可成反比。因此，n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4可具有不同及/或低临界电压的栅极结构，而栅极结构具有相同栅极功函数金属层130且在高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4中具有不同铝基掺质浓度。
87.参照图1b、图1c，在一些实施例中，栅极功函数金属层130可设置于高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4上并与高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4实体接触，且可包括n型功函数金属及/或p型功函数金属层。在一些实施例中，n型功函数金属层可包括钛铝(tial)、碳化钛铝(tialc)、钽铝(taal)、碳化钽铝(taalc)、掺铝的钛、掺铝氮化钛、掺铝的钽、掺铝淡化钽或前述的组合。在一些实施例中，n型功函数金属层可各包括介于约1nm至约3nm之间的厚度。在此范围内的厚度可使n型功函数金属层得以包覆围绕纳米结构通道区120b与122b，进而提供低临界电压而不受邻近纳米结构通道区120b与122b间的间距所限制。
88.在一些实施例中，p型功函数金属层可包括实质上不含铝(例如，没有铝)的(i)钛基氮化物或合金，例如tin、tisin、钛金合金、钛铜合金、钛铬合金、钛钴合金、钛钼合金或钛镍合金；(ii)钽基氮化物或合金，例如tan、tasin、钽金合金、钽铜合金、钽钨合金、钽铂合金、钽钼合金、钽钛合金或钽镍合金；或(iii)前述的组合。在一些实施例中，p型功函数金属层可包括约1nm至约3nm之间的厚度。在此范围内的厚度可使p型功函数金属层得以包覆围绕纳米结构通道区120b与122b，进而提供低临界电压而不受邻近纳米结构通道区120b与122b间的间距所限制。
89.栅极金属填充层132可包括单一金属层或金属层堆叠。金属层堆叠可包括彼此不同的金属。在一些实施例中，栅极金属填充层132可包括合适的导电材料，例如w、ti、ag、ru、mo、cu、co、ni、金属合金及/或前述的组合。虽然栅极结构112n1
‑
112n4与112p1
‑
112p4是绘示具有全绕式栅极结构，其他栅极结构(例如，垂直全绕式栅极结构或不具有全绕式栅极结构的栅极结构)也在本发明实施例的范围与精神之内。
90.参照图1b、图1c，栅极间隔物114与内间隔物142可形成栅极结构112n1
‑
112n4与112p1
‑
112p4的侧壁。根据一些实施例，栅极间隔物114及/或内间隔物142可各与界面氧化物层127与栅极介电层128n1
‑
128n4及128p1
‑
128p4实体接触。栅极间隔物114与内间隔物142可各包括绝缘材料，例如氧化硅、氮化硅、低介电常数材料或前述的组合。栅极间隔物114与内间隔物142可各具有介电常数小于约3.9的低介电常数材料。
91.参照图1a至图1d，半导体装置100可还包括蚀刻停止层(etch stop layer，esl)
116、层间介电(interlayer dielectric，ild)层118与浅沟槽隔离(shallow trench isolation，sti)区138。接触蚀刻停止层116可设置于栅极间隔物114的侧壁上与外延区110a、110b上。接触蚀刻停止层116可用以保护栅极结构112n1
‑
112n4与112p1
‑
112p4及/或源极/漏极区126a、126b。在一些实施例中，例如，接触蚀刻停止层116可包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sion)、碳化硅(sic)、碳氮化硅(sicn)、氮化硼(bn)、氮化硅硼(sibn)、碳化硅
‑
氮化硼(sic
‑
bn)或前述的组合。
92.层间介电层118可设置于接触蚀刻停止层116上，且可包括使用适合可流动式介电材料(例如，可流动式氧化硅、可流动式氮化硅、可流动式氮氧化硅、可流动式碳化硅或可流动式碳氧化硅)的沉积方法所沉积的介电材料。在一些实施例中，介电材料为氧化硅。浅沟槽隔离区138可用以提供n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4之间以及基板106上邻近的场效晶体管(未绘示)之间以及/或与基板106整合或沉积于基板106上邻近的主动与被动元件(未绘示)之间的电性隔离。在一些实施例中，浅沟槽隔离区138可包括氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(fluorine
‑
doped silicate glass，fsg)、低介电常数介电材料及/或其他合适的绝缘材料。
93.半导体装置100及其元件(例如，鳍片结构1081‑
1082、栅极结构112n1
‑
112n4与112p1
‑
112p4、外延鳍片区110a
‑
110b、内间隔物142、栅极间隔物114及/或浅沟槽隔离区138)的剖面形状为例示性的而非意图作为限制。
94.图2是根据一些实施例的半导体装置100的范例制造方法200流程图。出于说明的目的，将参照如图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b、图8c、图8d与图11c至图11e所示制造半导体装置100的范例制程而叙述图2中所示的操作步骤。图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a及图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b是根据一些实施例，在制造半导体装置100过程中的各个阶段沿着线段a
‑
a与b
‑
b的剖面图。可取决于特定应用而以不同顺序进行操作步骤或不进行操作步骤。应注意的是，方法200可能不会产生完整的半导体装置100。因此，应能理解可于方法200之前、期间与之后提供额外的制程，且本文仅简短叙述一些其他的制程。前文描述了在图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b、图8c、图8d与图11c至图11e中具有与图1a至图1q中元件相同注记的元件。
95.操作205中，多晶硅结构与外延鳍片区形成于n型场效晶体管与p型场效晶体管的鳍片结构上。例如，如图3a、图3b所示，多晶硅结构312可形成于鳍片结构1081、1082上，且栅极间隔物114可形成于多晶硅结构312的侧壁上。于后续处理时，可以栅极取代制程来取代多晶硅结构312以形成栅极结构112n1
‑
112n4与112p1
‑
112p4。在一些实施例中，多晶硅结构312的形成制程可包括于鳍片结构1081、1082上毯覆地沉积一层多晶硅材料，且透过形成于此层多晶硅材料上图案化的硬遮罩层(未绘示)来蚀刻多晶硅材料的毯覆沉积层。
96.多晶硅材料层的毯覆沉积步骤可包括化学气相沉积(chemical vapor deposition，cvd)、物理气相沉积(physical vapor deposition，pvd)、原子层沉积(atomic layer deposition，ald)或其他合适的沉积制程。在一些实施例中，多晶硅材料的毯覆沉积层的蚀刻步骤可包括干式蚀刻制程、湿式蚀刻制程或前述的组合。如图3a、图3b所示，形成多晶硅结构312之后，可于多晶硅结构312的侧壁上形成栅极间隔物114。
97.参照图3a、图3b，形成栅极间隔物114之后，可于鳍片结构1081、1082不在多晶硅结构312下方的部分(例如，纳米结构区120a与122a)上选择性地形成n型与p型外延鳍片区110a、110b。
98.形成外延鳍片区110a之前，可于p型场效晶体管102p1
‑
102p4上图案化光阻层(未绘示)以保护p型场效晶体管102p1
‑
102p4。外延鳍片区110a可成长于纳米结构区120a上。在一些实施例中，可利用(i)化学气相沉积，例如低压化学气相沉积(low pressure cvd，lpcvd)、原子层化学气相沉积(atomic layer cvd，alcvd)、超高真空化学气相沉积(ultrahigh vacuum cvd，uhvcvd)、减压化学气相沉积(reduced pressure cvd，rpcvd)或任何合适的化学气相沉积；(ii)分子束外延(molecular beam epitaxy，mbe)制程；(iii)任何合适的外延制程；或(iv)前述的组合来成长外延鳍片区110a。n型外延鳍片区110a可包括si而实质上不具有任何ge含量(例如，没有ge)，且可在外延成长制程时使用如磷或砷的n型掺质，于原位(in
‑
situ)掺杂n型外延鳍片区110a。对于n型原位掺杂，可使用n型掺杂前驱物如，但不限于，膦(phosphine，ph3)、胂(arsine，ash3)及/或其他n型掺杂前驱物。
99.形成外延区110a之后，可从p型场效晶体管102p1
‑
102p4移除光阻层，且可于n型场效晶体管102n1
‑
102n4上图案化另一光阻层(未绘示)，以于后续形成外延区110b的处理步骤时保护n型场效晶体管102n1
‑
102n4。外延鳍片区110b可成长成纳米结构区122a上。可与外延鳍片区110a相似地成长外延鳍片区110b，但可于外延成长制程时使用如硼、铟或镓的p型掺质，于原位掺杂具有sige的外延鳍片区110b。对于p型原位掺杂，可使用p型掺杂前驱物如，但不限于，二硼烷(b2h6)、三氟化硼(bf3)及/或其他p型掺杂前驱物。形成外延区110b之后，可从n型场效晶体管102n1
‑
102n4移除光阻层，且可形成接触蚀刻停止层116与层间介电层118以形成图3a、图3b的结构。
100.参照图2，操作210中，栅极开口形成于一或多个鳍片结构上及一或多个鳍片结构之中。例如，如图4a、图4b所示，与n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4相关的栅极开口412n、412p可分别形成于鳍片结构1081、1082上及鳍片结构1081、1082之中。栅极开口412n的形成步骤可包括下列的依序步骤：(i)于p型场效晶体管102p1
‑
102p4上形成光阻层(未绘示)；(ii)从图3a的结构蚀刻n型场效晶体管102n1
‑
102n4的多晶硅结构312；以及(iii)从图3a的结构蚀刻纳米结构区122b。在一些实施例中，纳米结构区122b的蚀刻步骤可包括使用与si相比对sige具有较高选择性的干式蚀刻制程或湿式蚀刻制程。例如，湿式蚀刻制程可包括使用硫酸(h2so4)与过氧化氢(h2o2)的混合物(spm)及/或氢氧化铵(nh4oh)、过氧化氢、去离子水的混合物(apm)。
101.形成栅极开口412n之后，可形成栅极开口412p。栅极开口412p的形成步骤可包括下列的依序步骤：(i)从p型场效晶体管102p1
‑
102p4移除光阻层；(ii)于栅极开口412n之中形成光阻层(未绘示)以保护纳米结构通道区120b；(iii)蚀刻p型场效晶体管102p1
‑
102p4的多晶硅结构312；以及(iv)从图3b的结构蚀刻纳米结构区120b。在一些实施例中，纳米结构区120b的蚀刻步骤可包括使用与sige相比对si具有较高选择性的湿式蚀刻制程。例如，湿式蚀刻制程可包括使用具有hcl的混合物(nh4oh)。形成栅极开口412p之后，可从栅极开口412n移除光阻层以形成图4a、图4b的结构。
102.参照图2，操作215至230中，全绕式栅极结构形成于栅极开口中。例如，如参照图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a与图5b、图6b、图7b、图8b、图9b、图10b、图
11b、图12b所述，使用操作215至230中所述的步骤，可形成栅极结构112n1
‑
112n4与112p1
‑
112p4包覆围绕纳米结构通道区120b与122b。
103.操作215中，于栅极开口之中沉积并退火界面氧化物层与高介电常数栅极介电层。例如，如图5a、图5b所示，可于栅极开口412n、412p(图4a、图4b中所示)之中的纳米结构通道区120b与122b上沉积并退火界面氧化物层127与栅极介电层128。如图1a至图1c所示，在后续处理时，高介电常数栅极介电层128可形成高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4。
104.界面氧化物层127可分别形成于栅极开口412n、412p之中的纳米结构通道区120b与122b露出的表面上。在一些实施例中，可将纳米结构通道区120b与122b曝露至氧化环境(oxidizing ambient)而形成界面氧化物层127。例如，氧化环境可包括氢氧化铵、过氧化氢与水的混合物(sc1溶液)、臭氧(o3)及/或盐酸、过氧化氢与水的混合物(sc2溶液)的组合。由于氧化制程，介于约0.5nm至约1.5nm的氧化物层可形成于纳米结构通道区120b与122b露出的表面上。
105.高介电常数栅极介电层128的沉积步骤可包括在形成界面氧化物层127之后，于部分的半导体装置100(未绘示)上毯覆地沉积高介电常数栅极介电层128。如图5a、图5b所示，毯覆沉积的高介电常数栅极介电层128可实质上顺应地沉积于界面氧化物层127与部分的半导体装置100露出的表面(例如，栅极开口412n、412p的侧壁与层间介电层118的顶表面)上。在一些实施例中，高介电常数栅极介电层128可包括介电常数大于约3.9的介电材料。在一些实施例中，高介电常数栅极介电层128可包括(i)高介电常数介电材料，例如氧化铪(hfo2)、氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)、硅酸锆(zrsio2)；(ii)具有锂(li)、铍(be)、镁(mg)、钙(ca)、锶(sr)、钪(sc)、钇(y)、锆(zr)、铝(al)、镧(la)、铈(ce)、镨(pr)、钕(nd)、钐(sm)、铕(eu)、钆(gd)、铽(tb)、镝(dy)、钬(ho)、铒(er)、铥(tm)、镱(yb)或镏(lu)的氧化物的高介电常数介电材料；或(iii)前述的组合。在一些实施例中，可在约250℃至约350℃之间的温度下，利用原子层沉积并使用氯化铪(hfcl4)作为前驱物来形成高介电常数栅极介电层128。在一些实施例中，高介电常数栅极介电层128可具有介于约1nm至约3nm之间的厚度，以包覆围绕纳米结构通道区120b与122b而不受邻近纳米结构通道区120b之间与邻近纳米结构通道区122b之间的间距所限制。
106.参照图2，操作220中，对第一n型场效晶体管与p型场效晶体管及第二n型场效晶体管与p型场效晶体管的高介电常数栅极介电层部分选择性地进行第一掺杂制程。例如，如图6a
‑
图6b、图7a
‑
图7b与图8a
‑
图8d所示，可使用稀土金属基掺质来掺杂高介电常数栅极介电层128位于n型场效晶体管102n1
‑
102n2与p型场效晶体管102p1
‑
102p2的栅极开口412n、412p之中的部分，以形成偶极层129n1*、129n2与129p1*、129p2。第一掺杂制程可包括下列的依序步骤：(i)于图5a、图5b的结构上毯覆地沉积稀土金属基层644(图6a、图6b)；(ii)如图7a、图7b所示，图案化稀土金属基层644，以于高介电常数栅极介电层128位于n型场效晶体管102n1
‑
102n2与p型场效晶体管102p1
‑
102p2的栅极开口412n、412p之中的部分上形成图案化的稀土金属基层644*；(iii)如图7a、图7b所示，对图案化的稀土金属基层644*进行驱入(drive
‑
in)退火制程(第一驱入退火制程)；以及(iv)移除图案化的稀土金属基层644*以形成图8a、图8b的结构。
107.稀土金属基层644的毯覆沉积步骤可包括利用原子层沉积或化学气相沉积制程于
高介电常数栅极介电层128上毯覆地沉积约0.05nm至约0.4nm厚的稀土金属基层644。稀土金属基层644可包括(i)稀土金属，例如镧(la)、钇(y)、铈(ce)、镱(yb)、铒(er)或前述的组合及/或(ii)稀土金属的氧化物，例如氧化镧(la2o3)、氧化钇(y2o3)、氧化铈(ceo2)、氧化镱(yb2o3)、氧化铒(er2o3)或前述的组合。稀土金属基层644的图案化步骤可包括使用微影与蚀刻制程。在一些实施例中，蚀刻制程可包括使用酸基(例如，使用hcl)的化学蚀刻步骤。第一驱入退火制程可包括在约550℃至约850℃的温度及约1torr至约30torr的压力下，退火图案化的稀土金属基层644*约0.1秒至约30秒的一段时间。在一些实施例中，第一驱入退火制程可包括两道退火制程：(i)在约550℃至约850℃的温度下，进行约2秒至约60秒之间的持温退火(soak anneal)制程；以及(ii)在约700℃至约900℃的温度下，进行约0.1秒至约2秒之间的尖波退火(spike anneal)制程。
108.第一驱入退火制程之后，高介电常数栅极介电层128位于n型场效晶体管102n1
‑
102n1与p型场效晶体管102p1
‑
102p2的栅极开口412n、412p之中的掺杂部分可具有如前文参照图1a
‑
图1c与图1h、图1i所讨论的稀土金属基掺质浓度c2。在一些实施例中，如图8a、图8b所示，第一驱入退火制程之后，偶极层129n1*、129n2与129p1*、129p2可形成于界面氧化物层127与高介电常数栅极介电层128的掺杂部分之间的界面。偶极层129n1*、129n2与129p1*、129p2可具有如前文参照图1j
‑
图1m所讨论的稀土金属基偶极浓度d2。
109.在一些实施例中，第一驱入制程之后，n型场效晶体管102n1
‑
102n2的高介电常数栅极介电层128、稀土金属基偶极层129n1*、129n2、界面氧化物层127与纳米结构通道区120b中的稀土金属基掺质沿着图8a的线段j及/或k可具有渐变的掺杂轮廓(图8c中所示)。同样地，p型场效晶体管102p1
‑
102p2的高介电常数栅极介电层128、稀土金属基偶极层129p1*、129p2、界面氧化物层127与纳米结构通道区122b中的稀土金属基掺质沿着图8b的线段l及/或m可具有渐变的掺杂轮廓(图8c中所示)。
110.在一些实施例中，第一驱入制程之后，n型场效晶体管栅极结构112n1
‑
112n4的高介电常数栅极介电层128与界面氧化物层127之间的界面可具有图8d中所示的稀土金属基掺质浓度b1
’‑
b4’，其中浓度b1’等于浓度b2’且浓度b3’、b4’等于0。浓度b1’、b2’可取决于稀土金属基层644的厚度及/或第一驱入退火温度。
111.参照图2，操作225中，对第一n型场效晶体管与p型场效晶体管及第三n型场效晶体管与p型场效晶体管的高介电常数栅极介电层部分选择性地进行第二掺杂制程。例如，如图9a
‑
图9b、图10a
‑
图10b与图11a
‑
图11e所示，可使用稀土金属基掺质来掺杂高介电常数栅极介电层128位于n型场效晶体管102n1、102n3与p型场效晶体管102p1、102p3的栅极开口412n、412p之中的部分，以形成偶极层129n1、129n3与129p1、129p3。第二掺杂制程可包括下列的依序步骤：(i)于图8a、图8b的结构上毯覆地沉积稀土金属基层646(图9a、图9b)；(ii)如图10a、图10b所示，图案化稀土金属基层646，以于高介电常数栅极介电层128位于n型场效晶体管102n1、102n3与p型场效晶体管102p1、102p3的栅极开口412n、412p之中的部分上形成图案化的稀土金属基层646*；(iii)如图10a、图10b所示，对图案化的稀土金属基层646*进行驱入退火制程(第二驱入退火制程)；以及(iv)移除图案化的稀土金属基层646*以形成图11a、图11b的结构。
112.稀土金属基层646的毯覆沉积步骤与图案化步骤可与稀土金属基层644的毯覆沉积步骤与图案化步骤相似。在一些实施例中，稀土金属基层646可具有与稀土金属基层644
相似或不同的材料及/或结构组成。在一些实施例中，图案化的稀土金属基层646*的驱入退火步骤可与图案化的稀土金属基层644*的驱入退火步骤相似或不同。在一些实施例中，第一驱入退火制程的温度(例如，约550℃至约850℃之间的温度)大于第二驱入加热制程的温度(例如，约550℃至约700℃之间的温度)。第二掺杂制程的第二驱入退火制程之后，高介电常数栅极介电层128位于n型场效晶体管102n1与p型场效晶体管102p1的栅极开口412n、412p之中的掺杂部分的稀土金属基掺质浓度由于第一与第二掺杂制程而从浓度c2增加至浓度c1。此外，高介电常数栅极介电层128位于n型场效晶体管102n3与p型场效晶体管102p3的栅极开口412n、412p之中的掺杂部分可具有如前文参照图1a
‑
图1c与图1h、图1i所讨论的稀土金属基掺质浓度c3。在一些实施例中，第二掺杂制程的第二驱入退火制程之后，图11a、图11b中所示的偶极层129n1、129n3、129p1与129p3可形成于高介电常数栅极介电层128于第二掺杂制程掺杂的部分以及界面氧化物层127之间的界面。
113.在一些实施例中，第二驱入制程之后，n型场效晶体管102n1
‑
102n3的高介电常数栅极介电层128、稀土金属基偶极层129n1
‑
129n3、界面氧化物层127与纳米结构通道区120b中的稀土金属基掺质沿着图11a的线段n、o及/或p可具有渐变的掺杂轮廓(图11c的虚线)。图11c绘示出与在第一驱入退火制程之后的高介电常数栅极介电层128与界面氧化物层127中的稀土金属基掺质浓度相比，第二驱入退火制程之后的稀土金属基掺质浓度在高介电常数栅极介电层128中可减少，且在界面氧化物层127中可增加。与n型场效晶体管102n1
‑
102n3相似，第二驱入制程之后，p型场效晶体管102p1
‑
102p3的高介电常数栅极介电层128、稀土金属基偶极层129p1
‑
129p3、界面氧化物层127与纳米结构通道区122b中的稀土金属基掺质沿着图11b的线段q、r及/或s可具有渐变的掺杂轮廓。
114.参照图11d、图11e，在一些实施例中，第二驱入制程之后，在n型场效晶体管栅极结构112n1
‑
112n4的高介电常数栅极介电层128与界面氧化物层127之间的界面的稀土金属基掺质浓度可从浓度b1’增加至浓度b1或浓度b5、从浓度b2’增加至浓度b2或浓度b6，以及从浓度b3’增加至浓度b3或浓度b7。在一些实施例中，当稀土金属基层646*比稀土金属基层644*厚以及/或第二驱入退火温度大于第一驱入退火温度时，浓度b5与浓度b7可分别大于浓度b1与浓度b3。
115.参照图2，操作230中，栅极功函数金属层与栅极金属填充层形成于高介电常数栅极介电层上。例如，如图12a、图12b所示，栅极功函数金属层130与栅极金属填充层132可形成于图11a、图11b的结构上。栅极功函数金属层130的材料可毯覆地沉积于图11a、图11b的结构上，且栅极金属填充层132的材料可毯覆地沉积于栅极功函数金属层130的材料上。在这些毯覆沉积步骤之后，可利用化学机械研磨制程来研磨高介电常数栅极介电层128、栅极功函数金属层130的材料与栅极金属填充层132的材料以形成图12a、图12b的结构。因此，如操作215至230中所述，使用双重稀土金属基层与双重掺杂制程，栅极结构112n1
‑
112n4与112p1
‑
112p4可形成具有至少四种不同的稀土金属基掺质浓度与稀土金属基偶极浓度，使得栅极结构112n1
‑
112n4与112p1
‑
112p4具有至少四种不同的临界电压。
116.本发明实施例提供具有不同有效功函数值的栅极结构的场效晶体管范例结构(例如，n型场效晶体管102n1
‑
102n4与p型场效晶体管102p1
‑
102p4)以提供不同及/或低临界电压，以及提供在相同基板上这些场效晶体管的范例形成方法。范例方法在不增加功函数金属层的厚度的情况下，形成不同导电型态且具有不同有效功函数值的场效晶体管。相较于
在相同基板上具有相似通道尺寸与临界电压的场效晶体管的其他形成方法，这些范例方法在具有纳米结构通道区且具有不同及/或低临界电压的场效晶体管中制造可靠的栅极结构时可较不复杂且较具有成本效益。此外，相较于具有相似临界电压的场效晶体管的其他形成方法，这些范例方法可形成具有较小尺寸(例如，较薄的栅极堆叠)的场效晶体管栅极结构。
117.在一些实施例中，具有不同栅极结构组态的n型场效晶体管与p型场效晶体管可选择性地形成于相同基板上。为了使n型场效晶体管与p型场效晶体管具有不同及/或低临界电压，可使用不同浓度的稀土金属基掺质来掺杂n型场效晶体管与p型场效晶体管栅极结构的高介电常数栅极介电层(例如，高介电常数栅极介电层128n1
‑
128n4与128p1
‑
128p4)。稀土金属基掺质的不同浓度可在n型场效晶体管与p型场效晶体管栅极结构中产生具有变化偶极浓度的偶极层(例如，偶极层129n1
‑
129n4与129p1
‑
129p4)。调谐偶极浓度可调谐n型场效晶体管与p型场效晶体管栅极结构的有效功函数值，且因此可调整n型场效晶体管与p型场效晶体管的临界电压。如此一来，在不增加功函数金属层厚度的情况下，可获得具有不同及/或低临界电压的n型场效晶体管与p型场效晶体管。
118.在一些实施例中，半导体装置的制造方法包括：于鳍片结构中形成纳米结构通道区；沉积围绕纳米结构通道区的高介电常数栅极介电层；对高介电常数栅极介电层的第一部分与第二部分选择性地进行使用稀土金属基掺质的第一掺杂制程；以及对高介电常数栅极介电层的第一部分与高介电常数栅极介电层的第三部分择性地进行使用稀土金属基掺质的第二掺杂制程。第一掺杂制程以第一稀土金属基掺质浓度掺杂高介电常数栅极介电层的第一部分与第二部分。第二掺杂制程以第二稀土金属基掺质浓度掺杂高介电常数栅极介电层的第一部分与第三部分，第二稀土金属基掺质浓度与第一稀土金属基掺质浓度不同。半导体装置的制造方法还包括于高介电常数栅极介电层上沉积功函数金属层，以及于功函数金属层上沉积栅极金属填充层。在一些实施例中，选择性地进行第一掺杂制程的步骤包括于高介电常数栅极介电层的第一部分与第二部分上选择性地形成稀土金属基层，以及对稀土金属基层进行驱入退火制程。在一些实施例中，选择性地形成稀土金属基层的步骤包括于高介电常数栅极介电层上沉积一层稀土金属基材料，以及选择性地蚀刻此层稀土金属基材料位于高介电常数栅极介电层的第三部分上的部分。在一些实施例中，沉积此层稀土金属基材料的步骤包括沉积一层氧化镧。在一些实施例中，进行驱入退火制程的步骤包括在约550℃至约850℃的温度下退火稀土金属基层。在一些实施例中，选择性地形成稀土金属基层的步骤包括于高介电常数栅极介电层上沉积一层稀土金属基材料，以及选择性地蚀刻此层稀土金属基材料位于高介电常数栅极介电层的第二部分上的部分。在一些实施例中，进行驱入退火制程的步骤包括在约550℃至约800℃的温度下持温退火稀土金属基层，以及在约700℃至约900℃的温度下尖波退火稀土金属基层。在一些实施例中，选择性地进行第二掺杂制程的步骤包括于高介电常数栅极介电层的第一部分与第三部分上选择性地形成稀土金属基层，以及对稀土金属基层进行驱入退火制程。在一些实施例中，选择性地进行第二掺杂制程的步骤包括以第二稀土金属基掺质浓度掺杂高介电常数栅极介电层的第一部分与第三部分，第二稀土金属基掺质浓度小于第一稀土金属基掺质浓度。在一些实施例中，选择性地进行第二掺杂制程的步骤包括以第二稀土金属基掺质浓度掺杂高介电常数栅极介电层的第一部分与第三部分，第二稀土金属基掺质浓度大于第一稀土金属基掺质浓
度。
119.在一些实施例中，半导体装置的制造方法包括：分别形成n型场效晶体管与p型场效晶体管的第一鳍片结构与第二鳍片结构；于第一鳍片结构与第二鳍片结构中分别形成第一纳米结构通道区与第二纳米结构通道区；沉积围绕第一纳米结构通道区与第二纳米结构通道区的高介电常数栅极介电层；在高介电常数栅极介电层位于第一纳米结构通道区与第二纳米结构通道区上的第一部分与第二部分上选择性地形成第一稀土金属基层；对第一稀土金属基层进行第一退火制程；在高介电常数栅极介电层位于第一纳米结构通道区与第二纳米结构通道区上的第一部分与第三部分上选择性地形成第二稀土金属基层；对第二稀土金属基层进行第二退火制程；于高介电常数栅极介电层上沉积功函数金属层；以及于功函数金属层上沉积栅极金属填充层。在一些实施例中，半导体装置的制造方法还包括形成围绕第一纳米结构通道区与第二纳米结构通道区的界面氧化物层。在一些实施例中，选择性地形成第一稀土金属基层的步骤包括于高介电常数栅极介电层上沉积一层稀土金属基材料，以及选择性地蚀刻此层稀土金属基材料位于高介电常数栅极介电层的第三部分上的部分，第三部分位于第一纳米结构通道区与第二纳米结构通道区上。在一些实施例中，沉积此层稀土金属基材料的步骤包括沉积一层氧化镧。在一些实施例中，选择性地形成第一稀土基层的步骤包括于高介电常数栅极介电层上沉积第一层的稀土金属基材料，其中选择性地形成第二稀土金属基层的步骤包括于高介电常数栅极介电层上沉积第二层的稀土金属基材料，且其中第一层的稀土金属基材料比第二层的稀土金属基材料厚。在一些实施例中，进行第一退火制程的步骤包括在第一温度下退火第一稀土金属基层，且进行第二退火制程的步骤包括在与第一温度不同的第二温度下退火第二稀土金属基层。
120.在一些实施例中，半导体装置包括第一栅极结构、第二栅极结构与第三栅极结构。第一栅极结构包括：第一界面氧化物层；第一高介电常数栅极介电层，设置于第一界面氧化物层上，第一高介电常数栅极介电层具有第一稀土金属氧化物掺质浓度；以及第一偶极层，设置于第一界面氧化物层与第一高介电常数栅极介电层之间的界面该第一偶极层具有第一稀土金属偶极浓度。第二栅极结构包括：第二界面氧化物层；第二高介电常数栅极介电层，设置于第二界面氧化物层上，第二高介电常数栅极介电层具有第二稀土金属氧化物掺质浓度；以及第二偶极层，设置于第二第一界面氧化物层与第二高介电常数栅极介电层之间的界面，第二偶极层具有第二稀土金属偶极浓度。第三栅极结构包括：第三界面氧化物层；第三高介电常数栅极介电层，设置于第三界面氧化物层上，第三高介电常数栅极介电层具有第三稀土金属氧化物掺质浓度；以及第三偶极层，设置于第三界面氧化物层与第三高介电常数栅极介电层之间的界面，第三偶极层具有第三稀土金属偶极浓度。第一稀土金属氧化物掺质浓度、第二稀土金属氧化物掺质浓度与第三稀土金属氧化物掺质浓度彼此不同，且第一稀土金属偶极浓度、第二稀土金属偶极浓度与第三稀土金属偶极浓度彼此不同。在一些实施例中，第一栅极结构、第二栅极结构与第三栅极结构的有效功函数值彼此不同。在一些实施例中，第一栅极结构、第二栅极结构与第三栅极结构为全绕式栅极结构。在一些实施例中，第一栅极结构、第二栅极结构与第三栅极结构具有厚度彼此相似的栅极功函数金属层。
121.以上概述数个实施例的部件，以便在本发明所属技术领域中具有通常知识者可更易理解本发明实施例的观点。在本发明所属技术领域中具有通常知识者应理解，他们能以
本发明实施例为基础，设计或修改其他制程和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中具有通常知识者也应理解到，此类等效的制程和结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围之下，做各式各样的改变、取代和替换。