技术特征：
1.一种静电放电(esd)保护电路，包括：第一二极管，位于半导体晶圆中，并且耦接到输入输出(io)焊盘；第二二极管，位于所述半导体晶圆中，并且耦接到所述第一二极管和所述io焊盘；以及esd钳位电路，位于所述半导体晶圆中，耦接到所述第一二极管和所述第二二极管，所述esd钳位电路包括所述半导体晶圆中的第一信号抽头区域，所述第一信号抽头区域耦接到第一电压源，所述第一二极管耦接到所述esd钳位电路并且被配置为与所述esd钳位电路共享所述第一信号抽头区域。2.根据权利要求1所述的esd保护电路，其中，所述esd钳位电路还包括所述半导体晶圆中的第二信号抽头区域，所述第二信号抽头区域耦接到与所述第一电压源不同的第二电压源，所述第二二极管耦接到所述esd钳位电路并且被配置为与所述esd钳位电路共享所述第二信号抽头区域。3.根据权利要求2所述的esd保护电路，还包括：第一导电结构，耦接在所述第一电压源和所述第一信号抽头区域之间；以及第二导电结构，耦接在所述第二电压源和所述第二信号抽头区域之间，所述第一导电结构和所述第二导电结构位于所述半导体晶圆的背侧上。4.根据权利要求3所述的esd保护电路，其中，所述第一导电结构被配置为向所述第一信号抽头区域提供所述第一电压源的第一电压；以及所述第二导电结构被配置为向所述第二信号抽头区域提供所述第二电压源的第二电压。5.根据权利要求1所述的esd保护电路，还包括：io电路，位于所述半导体晶圆中，耦接到所述第一二极管、所述第二二极管和所述io焊盘。6.根据权利要求1所述的esd保护电路，其中，所述io焊盘包括：第一导电结构，耦接到所述第一二极管的第一阳极；以及第二导电结构，耦接到所述第二二极管的第二阳极，所述第一导电结构和所述第二导电结构位于所述半导体晶圆的背侧上。7.根据权利要求1所述的esd保护电路，其中，至少所述第一二极管或所述第二二极管不具有信号抽头区域。8.根据权利要求1所述的esd保护电路，其中，所述第一二极管是第一纳米片垂直阱二极管；所述第二二极管是第二纳米片垂直阱二极管；以及所述esd钳位电路是至少一个纳米片晶体管器件。9.一种静电放电保护电路，包括：第一二极管，位于半导体晶圆中，并且耦接到第一焊盘；第二二极管，位于所述半导体晶圆中，并且耦接到所述第一二极管和所述第一焊盘；内部电路，耦接到所述第一二极管和所述第二二极管；以及esd钳位电路，位于所述半导体晶圆中，通过第一节点耦接到所述第一二极管并通过第二节点耦接到所述第二二极管，所述esd钳位电路包括耦接到电压源的第一信号抽头区域
和耦接到参考电压源的第二信号抽头区域，其中，所述第一二极管耦接到所述esd钳位电路并被配置为与所述esd钳位电路共享所述第一信号抽头区域；以及所述第二二极管耦接到所述esd钳位电路并被配置为与所述esd钳位电路共享所述第二信号抽头区域。10.一种操作静电放电(esd)保护电路的方法，所述方法包括：在第一节点上接收第一esd电压，所述第一esd电压大于电压源的电源电压，所述第一esd电压对应于第一esd事件；导通第一二极管，从而将第一esd电流从所述第一二极管的第一阳极传导到所述第一二极管的第一阴极；将所述第一esd电流从所述第一二极管的所述第一阴极传导到esd钳位电路的第一信号抽头；以及通过所述esd钳位电路放电所述第一esd事件的所述第一esd电流。
技术总结
静电放电(ESD)保护电路包括第一二极管、第二二极管和ESD钳位电路。第一二极管在半导体晶圆中，并且耦接到输入输出(IO)焊盘。第二二极管在半导体晶圆中，并且耦接到第一二极管和IO焊盘。ESD钳位电路在半导体晶圆中，并且耦接到第一二极管和第二二极管。ESD钳位电路在半导体晶圆中包括第一信号抽头区域。第一信号抽头区域耦接到第一电压源。第一二极管耦接到ESD钳位电路并被配置为与ESD钳位电路共享第一信号抽头区域。本发明的实施例还提供了一种操作ESD保护电路的方法。操作ESD保护电路的方法。操作ESD保护电路的方法。
技术研发人员：叶昱宏 林文杰 李介文
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.03.31
技术公布日：2021/10/7