技术特征：
1.一种半导体结构，包括：衬底；互连结构，位于所述衬底上方；以及第一存储单元，位于所述衬底上方并嵌入在所述互连结构的介电层中，其中所述第一存储单元包括：第一晶体管，位于第一基底介电层上并嵌入在第一介电层中；以及第一数据存储结构，嵌入在第二介电层中并电连接至所述第一晶体管，其中，所述第一数据存储结构包括第一电极、第二电极和夹在所述第一电极和所述第二电极之间的存储层。2.根据权利要求1所述的半导体结构，其中所述第一晶体管包括：垂直堆叠在所述第一基底介电层上的栅极电极、沟道层和栅极介电层；以及源极/漏极电极，位于所述栅极电极的两侧并部分地被所述沟道层覆盖，其中所述沟道层和所述源极/漏极电极的底面与所述第一基底介电层接触。3.根据权利要求2所述的半导体结构，其中所述第一数据存储结构的所述第一电极电连接至所述第一晶体管的栅极电极。4.根据权利要求1所述的半导体结构，其中所述存储层包括铁电材料。5.根据权利要求1所述的半导体结构，其中所述第一电极包括基底部分和从所述基底部分的顶面突出的多个突出部分，所述存储层的部分位于所述基底部分或多个突出部分的突出部分上，并横向夹在所述第二电极和所述第二介电层之间。6.根据权利要求1所述的半导体结构，其中所述第一电极与所述第二介电层横向隔开开，所述第二电极和所述存储层的部分横向地位于所述第一电极和所述第二介电层之间并与所述第一介电层接触。7.根据权利要求1所述的半导体结构，其中，所述第一数据存储结构包括彼此相对的第一侧壁和第二侧壁，所述第一侧壁是同质的，而所述第二侧壁是异质的。8.根据权利要求1所述的半导体结构，还包括嵌入在所述互连结构中并在横向上位于所述第一存储单元旁边的第二存储单元，其中所述第二存储单元包括：第二晶体管，嵌入在所述第一介电层中并在横向上位于所述第一晶体管旁边；以及第二数据存储结构，嵌入在所述第二介电层中并电连接至所述第二晶体管。其中，所述第一数据存储结构和所述第二数据存储结构相互对称。9.一种半导体结构，包括：衬底，具有部分嵌入在其中的第一晶体管；互连结构，位于所述衬底上，其中，所述互连结构包括位于所述第一晶体管上方的介电层、以及嵌入在所述介电层中并电连接至所述第一晶体管的导电部件；以及存储器器件，嵌入在所述互连结构的所述介电层中，包括：第二晶体管，位于基底介电层上并嵌入在第一介电层中；以及数据存储结构，嵌入在所述第二介电层中并电连接至所述第二晶体管。10.一种形成半导体结构的方法，包括：提供衬底；在所述衬底上方形成互连结构；以及
形成嵌入在所述互连结构中的第一存储单元，包括：形成第一晶体管，包括：在基底介电层上形成导电层；图案化所述导电层以形成源极/漏极电极；在所述基底介电层上形成沟道层以部分地覆盖所述源极/漏极电极；以及在所述沟道层上形成栅极介电层和栅极电极；在所述基底介电层上形成第一介电层以覆盖所述第一晶体管；在所述第一介电层上形成第二介电层；以及形成位于所述第二介电层中并电连接至所述第一晶体管的第一数据存储结构。
技术总结
一种半导体结构包括衬底、位于衬底上的互连结构和第一存储单元。第一存储单元位于衬底上方并嵌入互连结构的介电层中。第一存储单元包括第一晶体管和第一数据存储结构。第一晶体管位于第一基底介电层上并嵌入第一介电层中。第一数据存储结构嵌入在第二介电层中并与第一晶体管电连接。第一数据存储结构包括第一电极、第二电极以及夹在第一电极和第二电极之间的存储层。本申请的实施例提供了具有存储器的半导体结构及其形成方法。半导体结构及其形成方法。半导体结构及其形成方法。
技术研发人员：吴昭谊 林佑明 贾汉中
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.04.06
技术公布日：2021/10/7