NORFlashCell区域控制栅回刻方法、存储介质和控制模块与流程

本发明涉及集成电路领域，特别是涉及一种norflashcell区域控制栅回刻方法。本发明还涉及一种用于执行所述norflashcell区域控制栅回刻方法中步骤的计算机可读存储介质，以及一种用于执行所述norflashcell区域控制栅回刻方法中步骤的控制模块。

背景技术：

flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。

norflash是市场上两种主要的非易失闪存技术之一。因norflash工艺本身特性为cell区域poly(元胞区域多晶硅)高度比peri区域(外围区域多晶硅)高；同时55nor工艺cell(元胞)区域dranin端space从之前的260nm缩减到目前的200nm，导致ild填充会更加困难，容易出现blbridge。

因此上线cgpolyetchback(cgeb)工艺，以降低cell区域poly高度降低，使得最终cg+fg(控制栅和浮栅)高度降低，ild填充更容易些，降低void风险。

但新工艺上线后，cgetch(控制栅刻蚀)后cell和peri交界处残留polyresidue(硅残留),无法通过cgetch或polyetchprocess(多晶硅刻蚀制程)优化去除。该硅残留缺陷严重影响产线其他类型缺陷监测,且若该缺陷断掉并残留在cell区，则存在可靠性风险。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种能避免cell区域poly(元胞区域多晶硅)和peri区域(外围区域多晶硅)高度差造成硅残留缺陷的norflashcell区域控制栅回刻方法。

相应的，本发明还提供了一种用于执行所述norflashcell区域控制栅回刻方法中步骤的计算机可读存储介质，以及一种用于执行所述norflashcell区域控制栅回刻方法中步骤的控制模块。

为解决上述技术问题，本发明提供的norflashcell区域控制栅回刻方法，包括以下步骤：

s1)控制栅多晶硅沉积；

s2)光刻定义cell区域，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度；cgeb工艺的优点是降低cget后沟槽的深宽比，从而有利于ildhdp的填充；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

可选择的，进一步改进所述的norflashcell区域控制栅回刻方法，实施步骤s2)时，涂覆抗反射涂层后涂覆负性光刻胶，利用第一掩模版曝光、显影定义cell区域图形。

可选择的，进一步改进所述的norflashcell区域控制栅回刻方法，实施步骤s2)时，涂覆抗反射涂层后涂覆正性光刻胶，利用第二掩模版曝光、显影定义cell区域图形。

可选择的，进一步改进所述的norflashcell区域控制栅回刻方法，步骤s3)中，降低cell区域多晶硅的整体高度后，cell区域多晶硅高度和外围区域多晶硅高度差小于等于450埃。

为解决上述技术问题，本发明提供一种用于上述任意一项所述norflashcell区域控制栅回刻方法中步骤的计算机可读存储介质。

为解决上述技术问题，本发明提供一种norflashcell区域控制栅回刻工艺控制模块，其能集成于半导体机台，其控制半导体机台执行以下步骤；

s1)控制栅多晶硅沉积；

s2)光刻定义cell区域图形，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

可选择的，进一步改进所述的norflashcell区域控制栅回刻工艺控制模块，实施步骤s2)时，涂覆抗反射涂层后涂覆负性光刻胶，利用第一掩模版曝光、显影定义cell区域图形。

可选择的，进一步改进所述的norflashcell区域控制栅回刻工艺控制模块，实施步骤s2)时，涂覆抗反射涂层后涂覆正性光刻胶，利用第二掩模版曝光、显影定义cell区域图形。

可选择的，进一步改进所述的norflashcell区域控制栅回刻工艺控制模块，步骤s3)中，降低cell区域多晶硅的整体高度后，cell区域多晶硅高度和外围区域多晶硅高度差小于等于450埃。

本发明原理及技术效果如下：

针对55nmnor产品上线cgeb(cell区控制栅回刻)工艺后产生的polyresidue(硅残留，质检在线缺陷的一种)的技术问题。本发明通过改变cgebph(光刻)工艺来解决polyresidue的问题。

现有工艺cgebph工艺涂覆光刻胶+曝光、显影，无抗反射涂层，导致后续cget(cell区控制栅刻蚀)时交界处有严重的硅残留缺陷。本发明将cgebph工艺变更为先涂覆抗反射涂层(barcfilm)+涂覆光刻胶(pr)+曝光、显影。使用的光刻掩膜版(mask)和光刻胶(pr)可以有2种:第一掩模版mask1+负性光刻胶，第二掩模版mask2+正性光刻胶。

相对现有工艺，增加barccoating后最大的变化是，截面切片结果显示cell区和外围电路交界处的形貌差异：参考图1，其显示现有工艺cell区和外围电路交界处的形貌，近似直角；参考图2，采用本发明工艺cell区和外围电路交界处的形貌由直角变为斜角，这种形貌改变有利于后续cget刻蚀时把交界处刻蚀干净，从而去除硅残留，在线改善硅残留缺陷，提高55nmnor产品的可靠性。

附图说明

本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有工艺cell区和外围电路交界处的形貌示意图。

图2是本发明cell区和外围电路交界处的形貌示意图。

图3是本发明各步骤形貌示意图。

图4是本发明第一实施例流程示意图。

图5是本发明第二实施例流程示意图。

图6是本发明第三实施例流程示意图。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。

第一实施例；

如图4所示，本发明提供一种norflashcell区域控制栅回刻方法，其特征在于，包括以下步骤：

s1)控制栅多晶硅沉积；

s2)光刻定义cell区域，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

第二实施例；

如图5所示，本发明提供一种norflashcell区域控制栅回刻方法，其特征在于，包括以下步骤：

s1)控制栅多晶硅沉积；

s2)涂覆抗反射涂层后涂覆负性光刻胶，利用第一掩模版曝光、显影定义cell区域图形，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度后，cell区域多晶硅高度和外围区域多晶硅高度差小于等于450埃；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

第三实施例；

如图6所示，本发明提供一种norflashcell区域控制栅回刻方法，其特征在于，包括以下步骤：

s1)控制栅多晶硅沉积；

s2)涂覆抗反射涂层后涂覆正性光刻胶，利用第二掩模版曝光、显影定义cell区域图形，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度后，cell区域多晶硅高度和外围区域多晶硅高度差小于等于450埃；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

第四实施例；

本发明提供一种用于执行第一实施例～第三实施例任意一项所述norflashcell区域控制栅回刻方法中步骤的计算机可读存储介质。

第五实施例；

本发明提供一种norflashcell区域控制栅回刻工艺控制模块，其能通过计算机编程技术集成于半导体机台，其控制半导体机台执行以下步骤；

s1)控制栅多晶硅沉积；

s2)光刻定义cell区域图形，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

第六实施例；

本发明提供一种norflashcell区域控制栅回刻工艺控制模块，其能通过计算机编程技术集成于半导体机台，其控制半导体机台执行以下步骤；

s1)控制栅多晶硅沉积；

s2)涂覆抗反射涂层后涂覆负性光刻胶，利用第一掩模版曝光、显影定义cell区域图形，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度后，cell区域多晶硅高度和外围区域多晶硅高度差小于等于450埃；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

第七实施例；

本发明提供一种norflashcell区域控制栅回刻工艺控制模块，其能通过计算机编程技术集成于半导体机台，其控制半导体机台执行以下步骤；

s1)控制栅多晶硅沉积；

s2)涂覆抗反射涂层后涂覆正性光刻胶，利用第二掩模版曝光、显影定义cell区域图形，打开cell区域，去除cell区域光刻胶，保留外围区域光刻胶；

s3)刻蚀去除部分多晶硅，降低cell区域多晶硅的整体高度后，cell区域多晶硅高度和外围区域多晶硅高度差小于等于450埃；

s4)通过光刻和刻蚀工艺，定义cell区域drain端以及gate端，执行后续工艺。

除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。