技术特征：
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括低压器件区和高压器件区；在所述衬底上形成图形化的栅极层和硬掩膜层，所述栅极层包括厚度相等的第一栅极和第二栅极，所述第一栅极位于所述低压器件区中，所述第二栅极位于所述高压器件区中，所述硬掩膜层包括第一掩膜结构和第二掩膜结构，所述第一掩膜结构位于所述第一栅极上并与所述第一栅极对准，所述第二掩膜结构位于所述第二栅极上并与所述第二栅极对准；基于所述第一掩膜结构和所述第一栅极，对所述低压器件区执行第一离子注入工艺，以在所述第一栅极两侧的衬底中形成第一掺杂区；基于所述第二掩膜结构和所述第二栅极，对所述高压器件区执行第二离子注入工艺，以在所述第二栅极两侧的衬底中形成第二掺杂区。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二离子注入工艺的离子注入能量高于所述第一离子注入工艺中的离子注入能量。3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一栅极的宽度为40nm～1000nm，所述第二栅极的宽度为500nm～2000nm。4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成栅极层和硬掩膜层的方法包括：在所述衬底上依次形成栅极材料层、硬掩膜材料层和图案化的牺牲层；以所述牺牲层为掩膜，依次刻蚀所述硬掩膜材料层和所述栅极材料层，以形成硬掩膜层和栅极层，其中所述栅极层包括厚度相等的第一栅极和第二栅极，所述硬掩膜层包括与所述第一栅极对准的第一掩膜结构和与所述第二栅极对准的第二掩膜结构。5.如权利要求1所述的半导体器件的形成方法，其特征在于，在执行所述第一离子注入工艺之前，所述方法还包括：在所述高压器件区形成第一阻挡结构，所述第一阻挡结构覆盖所述第二硬掩模层和所述第二栅极，并位于所述高压器件区的所述衬底上。6.如权利要求1所述的半导体器件的形成方法，其特征在于，在执行所述第二离子注入工艺之前，所述方法还包括：在所述低压器件区形成第二阻挡结构，所述第二阻挡结构覆盖所述第一硬掩模层和所述第一栅极，并位于所述低压器件区的所述衬底上。7.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述栅极层之前，所述方法还包括：在所述衬底上形成栅氧化层，其中位于所述低压器件区的所述栅氧化层的厚度小于位于所述高压器件区的所述栅氧化层的厚度。8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极层的厚度为：9.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一掺杂区和所述第二掺杂区之后，所述方法还包括：去除所述第一掩膜结构和所述第二掩膜结构，并在所述第一栅极和所述第二栅极的侧壁形成侧墙；基于所述第一栅极和位于第一栅极侧壁上的侧墙，进行离子注入以形成第三掺杂区，以及，基于所述第二栅极和位于第二栅极侧壁上的侧墙，进行离子注入以形成第四掺杂区。10.一种半导体器件，其特征在于，所述半导体器件通过如权利要求1
‑
9任意一项所述
的半导体器件的形成方法制备而成。
技术总结
本发明提供的一种半导体器件及其形成方法中，由于基于层叠的第一栅极和第一掩膜结构对低压器件区执行第一离子注入工艺时，能够利用第一掩膜结构加强对第一栅极区的离子阻挡能力；同时，基于层叠的第二栅极和第二掩膜结构对高压器件区执行第二离子注入工艺时，能够利用第二掩膜结构弥补第二栅极对第二离子注入的离子阻挡能力的不足。进而使得第一栅极和第二栅极的厚度相同时，低压器件区和高压器件区的离子注入性能均较佳，以使高压器件和低压器件的性能均能够得以提升。器件的性能均能够得以提升。器件的性能均能够得以提升。
技术研发人员：程亚杰 施森华 胡利兵
受保护的技术使用者：武汉新芯集成电路制造有限公司
技术研发日：2021.05.26
技术公布日：2021/10/8