技术特征：
1.一种半导体装置，其特征在于包括：衬底，具有第1及第2扩散层；多个电极层，设置在所述衬底的上方，且在与所述衬底的表面垂直的第1方向上相互分离；第1插塞，设置在所述多个电极层内；第2插塞，配置在俯视下与所述第1扩散层重叠的位置，且与所述第1扩散层电连接；以及第3插塞，配置在俯视下与所述第1扩散层不重叠的位置，且与所述第1扩散层电连接；且所述第1及第2扩散层中的一个作为esd保护电路的阳极层发挥功能，所述第1及第2扩散层中的另一个作为所述esd保护电路的阴极层发挥功能。2.根据权利要求1所述的半导体装置，其特征在于：所述第2插塞及所述第3插塞在所述第1方向上延伸；且所述第3插塞设置在俯视下与所述第2扩散层重叠的位置。3.根据权利要求1所述的半导体装置，其特征在于：所述第2插塞及所述第3插塞在所述第1方向上延伸；且所述第3插塞设置在俯视下与所述第1及第2扩散层不重叠的位置。4.根据权利要求1至3中任一项所述的半导体装置，其特征在于：所述第1插塞设置在与所述第2插塞或所述第3插塞相同的高度位置。5.根据权利要求1所述的半导体装置，其特征在于：在俯视下，所述第1扩散层被所述第2扩散层包围。6.根据权利要求1所述的半导体装置，其特征在于：所述第1扩散层具有第1扩散区域及与所述第1扩散区域相邻的第2扩散区域，且在俯视下，所述第1扩散区域及所述第2扩散区域被所述第2扩散层包围。7.根据权利要求1所述的半导体装置，其特征在于：所述第1扩散层具有第1扩散区域及第2扩散区域，所述第1扩散区域及所述第2扩散区域在与所述衬底的表面平行的第2方向上延伸，在与所述衬底的表面平行且与所述第2方向不同的第3方向上分开设置，且分别被所述第2扩散层包围。8.根据权利要求1所述的半导体装置，其特征在于：所述第1扩散层在与所述衬底的表面平行的第2方向上延伸；且所述第2扩散层包含在所述第2方向上延伸的第1部分，且包含第2部分及第3部分中的至少一者，所述第2部分连接于所述第1部分的一端，且在与所述衬底的表面平行并与所述第2方向不同的第3方向上延伸，所述第3部分连接于所述第1部分的另一端，且在所述第3方向上延伸。9.根据权利要求8所述的半导体装置，其特征在于还具有在所述第1方向上延伸且与所述第2扩散层电连接的第4插塞；所述第3插塞设置在所述第1部分；且所述第4插塞设置在所述第2部分或所述第3部分。10.根据权利要求8所述的半导体装置，其特征在于：
所述第2扩散层还具有第4部分，该第4部分连接于所述第2部分及所述第3部分，且在所述第2方向上延伸。11.根据权利要求10所述的半导体装置，其特征在于：所述第1部分与所述第4部分在所述第3方向上分开设置。12.根据权利要求8所述的半导体装置，其特征在于还包括：第1配线，设置在所述第2插塞的上方且与所述第2插塞电连接；以及第2配线，设置在所述第3插塞的上方且与所述第3插塞电连接。13.根据权利要求12所述的半导体装置，其特征在于：所述第1配线与所述第2配线在所述第2方向上延伸，且在所述第3方向上分开设置。14.根据权利要求12所述的半导体装置，其特征在于：所述第1配线包含：第1区域，在所述第2方向上延伸；以及第2区域，连接于所述第1区域的一端，且在所述第3方向上延伸。15.根据权利要求14所述的半导体装置，其特征在于：所述第2配线包含：第3区域，在所述第2方向上延伸；以及第4区域，连接于所述第3区域的一端，且在所述第3方向上延伸；且所述第4区域相对于所述第1及第3区域设置在所述第2区域的相反侧。16.根据权利要求12所述的半导体装置，其特征在于：所述第1配线设置在所述第1扩散层、所述第1部分及所述第2部分的上方，且所述第2配线设置在所述第3部分的上方。17.根据权利要求1所述的半导体装置，其特征在于还包括：第1配线，设置在所述第2插塞的上方且与所述第2插塞电连接；第2配线，设置在所述第3插塞的上方且与所述第3插塞电连接；第3配线，在所述第1方向上设置在所述衬底与所述第2插塞之间，且与所述第1插塞电连接；以及第4配线，在所述第1方向上设置在所述衬底与所述第3插塞之间，且与所述第2插塞电连接；且所述多个电极层具有：第1电极层，在所述第1方向上设置在所述第3配线及所述第4配线的上方；以及第2电极层，在所述第1方向上设置在所述第1电极层与所述第1配线及所述第2配线之间；且该半导体装置还包括：第5配线，在所述第1方向上设置在所述第2电极层与所述第1配线及所述第2配线之间；第6配线，在所述第1方向上设置在所述第1电极层与所述第3配线及所述第4配线之间；柱状体，贯通所述第1电极层及所述第2电极层，且一端连接于所述第5配线，另一端连接于所述第6配线；第1电荷存储部，设置在所述第1电极层与所述柱状体交叉的位置；以及第2电荷存储部，设置在所述第2电极层与所述柱状体交叉的位置。18.根据权利要求17所述的半导体装置，其特征在于：所述第1方向上的所述第1插塞及所述第2插塞的长度比所述柱状体的长度长。19.一种半导体装置，其特征在于包括：衬底，具有第1及第2扩散层；
多个电极层，设置在所述衬底的上方，且在与所述衬底的表面垂直的第1方向上相互分离；第1插塞，设置在所述多个电极层内；第2插塞，在所述第1方向上延伸，且电连接于所述第1扩散层；以及第3插塞，在所述第1方向上延伸，且电连接于所述第2扩散层；且所述第2插塞设置在俯视下与所述第1扩散层不重叠的位置；所述第1及第2扩散层中的一个作为esd保护电路的阳极层发挥功能，所述第1及第2扩散层中的另一个作为所述esd保护电路的阴极层发挥功能。20.一种半导体存储装置，其特征在于包括：衬底，具有第1及第2扩散层；所述第1及第2扩散层中的一个作为esd保护电路的阳极层发挥功能，所述第1及第2扩散层中的另一个作为所述esd保护电路的阴极层发挥功能；下层配线，设置在所述衬底的上方；源极线，设置在所述下层配线的上方；第1电极层，设置在所述源极线的上方；第2电极层，设置在所述第1电极层的上方；位线，设置在所述第1电极层的上方；多个插塞，在与所述衬底的表面垂直的第1方向上延伸；上层配线，设置在所述多个插塞的上方；柱状体，贯通所述第1电极层及所述第2电极层，且连接于所述源极线及所述位线；第1电荷存储部，设置在所述第1电极层与所述柱状体交叉的位置；以及第2电荷存储部，设置在所述第2电极层与所述柱状体交叉的位置；且所述多个插塞中的配置在俯视下与所述第1扩散层不重叠的位置的第1插塞经由所述下层配线而与所述第1扩散层电连接。
技术总结
实施方式提供一种能够设置具有适宜布局的保护电路的半导体装置及半导体存储装置。实施方式的半导体装置包括衬底、多个电极层、第1至第3插塞。衬底，具有第1及第2扩散层。多个电极层设置在衬底的上方，且在与衬底的表面垂直的第1方向上相互分离。第1插塞设置在多个电极层内。第2插塞配置在俯视下与第1扩散层重叠的位置，且与第1扩散层电连接。第3插塞配置在俯视下与第1扩散层不重叠的位置，且与第1扩散层电连接。第1及第2扩散层中的一个作为ESD保护电路的阳极层发挥功能，第1及第2扩散层中的另一个作为ESD保护电路的阴极层发挥功能。一个作为ESD保护电路的阴极层发挥功能。一个作为ESD保护电路的阴极层发挥功能。
技术研发人员：末松靖弘 稻垣真野
受保护的技术使用者：铠侠股份有限公司
技术研发日：2021.08.18
技术公布日：2022/9/6