半导体器件及其制造方法与流程

1.本发明的实施例是有关于一种半导体器件，以及其制造方法。


背景技术：

2.半导体器件的缩小的大小及高集成密度使得散热成为挑战。


技术实现要素：

3.在一些实施例中，本公开的半导体器件包括第一热传递层、沟道材料层、栅极结构，以及源极及漏极端子。所述第一热传递层设置在衬底上方。所述沟道材料层具有第一表面及与所述第一表面相对的第二表面，其中所述沟道材料层设置在所述第一热传递层上，所述第一表面与所述第一热传递层接触。所述栅极结构设置在所述沟道材料层上方。所述源极及漏极端子与所述沟道材料层接触，且位于所述栅极结构的相对的两侧处。
4.在其他实施例中，本公开的半导体器件包括热传递层、沟道层、栅极结构、栅极介电层，以及源极及漏极。所述热传递层的材料包含氮化硼。所述沟道层设置在所述热传递层上，其中所述沟道层的材料包含低维材料。所述栅极结构设置在所述沟道层上方。所述栅极介电层设置在所述栅极结构与所述沟道层之间。所述源极及漏极设置在所述栅极结构旁边，且接触所述沟道层。
5.在其他实施例中，本公开的制造半导体器件的方法包括：在衬底上方形成热传递层、在所述热传递层上形成沟道材料层、在所述沟道材料层上形成介电层、将所述介电层图案化以在所述介电层中形成开口、在所述开口中形成源极及漏极端子，以及在所述介电层上方形成栅极结构。
附图说明
6.结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰，可任意增大或减小各种特征的尺寸。
7.图1至图9是根据本公开一些实施例的半导体器件的制造方法中的各个阶段的示意图。
8.图10及图11是示出根据本公开一些实施例的半导体器件的示意性剖视图。
9.图12至图18是示出根据本公开一些实施例的制作晶体管器件的方法中的各个阶段的示意性俯视图及剖视图。
10.图19及图20是示出根据本公开一些实施例的半导体器件的示意性剖视图。
具体实施方式
11.以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、布置等的具体实例以简化本公开。当然，这些仅为实例且非
旨在进行限制。其他组件、值、操作、材料、布置等也在考虑之内。举例来说，在以下说明中，在第二特征上方或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各种实施例和/或配置之间的关系。
12.此外，为易于说明，本文中可能使用例如“在...下方”、“在...下面”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述图中所示一个组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可另外取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
13.另外，为易于说明，本文中可使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用语来阐述图中所示相似或不同的组件或特征，且可依据存在的次序或说明的上下文而互换地使用。
14.应理解，本公开的以下实施例提供可在各种各样的特定上下文中实施的可应用概念。所述实施例旨在提供进一步的阐释，但不用于限制本公开的范围。本文中阐述的具体实施例涉及包含一个或多个半导体器件的结构，且不旨在限制本公开的范围。本公开的实施例阐述形成有一个或多个半导体器件(例如，晶体管)的结构的示例性制造工艺以及由此制作的集成结构。本公开的某些实施例涉及包括半导体晶体管及其他组件的结构。衬底和/或芯片中可包括一种或多种类型的集成电路或电子组件。半导体器件可形成在块状半导体衬底或绝缘体上硅/锗(silicon/germanium-on-insulator)衬底上。
15.图1至图9是根据本公开一些实施例的半导体器件的制造方法中的各个阶段的示意图。从图1至图7及图9，示出所述结构的器件区dr的示意性剖视图，而在图8中示出所述结构的示意性俯视图。
16.参照图1，在一些实施例中，提供上面具有上覆层102的衬底100。如图1所示，在一些实施例中，在衬底100上在器件区dr内形成上覆层102。应理解，衬底100中可包括隔离结构103(图8所示)，且可通过布置隔离结构来界定器件区dr。从图1～7，出于例示的目的，仅示出衬底100的器件区dr的一部分。参照图1，在一些实施例中，衬底100包括半导体衬底。在一个实施例中，衬底100包括块状半导体衬底，例如晶体硅衬底或经掺杂的半导体衬底(例如，p型或n型半导体衬底)。在一个实施例中，衬底100包括绝缘体上硅衬底或绝缘体上锗衬底。在某些实施例中，依据设计要求，衬底100包括一个或多个掺杂区或各种类型的掺杂区。在一些实施例中，掺杂区掺杂有p型掺杂剂和/或n型掺杂剂。举例来说，p型掺杂剂是硼或bf2，且n型掺杂剂是磷或砷。在一些实施例中，衬底100包括由以下制成的半导体衬底：其他合适的元素半导体，例如金刚石或锗；合适的化合物半导体，例如砷化镓、碳化硅、砷化铟或磷化铟；或者合适的合金半导体，例如碳化硅锗、磷化镓砷或磷化镓铟。在一些实施例中，衬底100包括蓝宝石衬底。在一些实施例中，衬底100包括玻璃衬底，例如氧化铟锡(indium tin oxide，ito)衬底。
17.在一些实施例中，上覆层102包括氮化硅层。在一些实施例中，上覆层102是可选的且可省略。在一些实施例中，图8中的隔离结构103是沟槽隔离结构。在其他实施例中，隔离
结构103包括硅的局部氧化(local oxidation of silicon，locos)结构。在一些实施例中，隔离结构103的绝缘体材料包括氧化硅、氮化硅、氮氧化硅、旋涂介电材料或低介电常数介电材料。在一个实施例中，绝缘体材料可通过化学气相沉积(chemical vapor deposition，cvd)(例如，高密度等离子体化学气相沉积(high-density-plasma chemical vapor deposition，hdp-cvd)及亚大气压cvd(sub-atmospheric cvd，sacvd))形成或者通过旋涂形成。
18.低维材料包括纳米粒子、一维(one-dimensional，1d)材料(例如，碳纳米管或纳米线)以及二维(two-dimensional，2d)材料(例如，石墨烯、六方氮化硼(hexagonal boron nitride，h-bn)、黑磷及过渡金属二硫化物(transition metal dichalcogenide，tmd))。在2d材料中，不同类型的2d材料可基于其等的行为分类为半导体2d材料(例如，2h tmd)、金属2d材料(例如，1t tmd)及绝缘2d材料(例如，h-bn)。tmd具有化学式mx2，其中m是过渡金属(例如，钼(mo)或钨(w))，且x是硫族元素(例如，硫(s)、硒(se)或碲(te))。对于具有各种晶体结构的tmd，最常见的晶体结构是具有三角对称的2h相，其导致半导体特性(例如，mos2、ws2、mose2或wse2)。tmd的另一可能的晶体结构是1t相，其导致金属特性(例如，wte2)。
19.tmd块状晶体是由通过范德华(van-der-waals)力彼此结合的单层形成。tmd单层具有直接带隙，且可用于电子器件(例如，tmd系场效应晶体管(tmd-based field-effect transistor，tmd-fet))中。
20.参照图2，提供热传递层104。在一些实施例中，由载体c1承载热传递层104，且将载体c1及热传递层104移动到衬底100上方的位置。在一个实施例中，将热传递层104放置在器件区dr内的预定位置上。在一些实施例中，将热传递层104设置在衬底100上方，从而覆盖衬底100的整个器件区dr。在一些实施例中，热传递层104具有图案而设置在衬底100上方，覆盖衬底100的器件区dr的一部分。形成热传递层104包括化学气相沉积(cvd)、基于溶液的化学合成和/或机械或液体剥离的方法。在一些实施例中，热传递层104可由具有约30w/m/k以上的热导率的材料制成。在一些实施例中，热传递层104可由具有约200～400w/m/k的热导率的材料制成。在一些实施例中，热传递层104的材料包括绝缘2d材料。在一些实施例中，热传递层104的材料包括氮化硼。举例来说，氮化硼可为非晶氮化硼、六方氮化硼(h-bn)或立方氮化硼(cubic boron nitride，c-bn)。举例来说，形成热传递层104包括在金属或铜合金箔上通过cvd形成h-bn单层且然后将其转移到载体。在一些实施例中，热传递层104的材料包括氮化铝(aln)。在一些实施例中，热传递层104的材料包括氧化镁(mgo)或氮化硅。
21.参照图3，将热传递层104转移到衬底100上并设置在上覆层102上。在一些实施例中，热传递层104具有约0.3nm至约10nm的厚度。在一个实施例中，热传递层104包括多层h-bn。随后，沟道材料层106由载体c2提供并承载。将载体c2及沟道材料层106移动到衬底100上方的位置。在一个实施例中，将沟道材料层106放置在热传递层104上器件区dr内的预定位置处。形成沟道材料层106包括脉冲激光沉积(pulse lase deposition，pld)、cvd、等离子体增强型原子层沉积(plasma-enhanced atomic layer deposition，peald)、基于溶液的化学合成和/或机械或液体剥离的方法。在一些实施例中，沟道材料层106的材料包括半导体2d材料。在一些实施例中，沟道材料层106的材料包括具有化学式mx2的过渡金属二硫化物(tmd)，其中m是钼(mo)或钨(w)，且x是硫(s)、硒(se)或碲(te)。在一些实施例中，沟道材料层106的材料包括mos2、ws2或wse2。举例来说，形成沟道材料层106包括通过cvd选择性
地形成tmd(例如mos2、ws2或wse2的2h相)的单层，且然后转移到载体。在一些实施例中，沟道材料层106包括碳纳米管或纳米带(nanoribbon)。
22.参照图4，在一些实施例中，将沟道材料层106转移到衬底100上，且设置在热传递层104上。在一些实施例中，沟道材料层106的厚度为约0.3nm至约5nm，或者约0.3nm至约1nm。在一个实施例中，沟道材料层106包括一个或几个mos2的原子层。在一些实施例中，通过不同的载体c1及c2各别地转移热传递层104及沟道材料层106，而将热传递层104及沟道材料层106依序放置在上覆层102上。在一些其他实施例中，将热传递层104及沟道材料层106转移并层压为位于一个载体上的堆叠，然后将所述堆叠放置在衬底100上的上覆层102上。
23.作为另外一种选择，在一些实施例中，可通过生长工艺在衬底100上方形成热传递层104或沟道材料层106或热传递层104及沟道材料层106二者。利用图案化的成核晶种(nucleation seed)形成tmd的生长工艺是一个很好控制的工艺，且可在原位置(在相同位置)执行所述形成。在一些实施例中，生长工艺包括cvd工艺。cvd工艺可包括通过例如电子回旋共振cvd(electron cyclotron resonance cvd，ecr-cvd)、微波等离子体cvd(microwave plasma cvd)、等离子体增强型cvd(plasma enhanced cvd，pecvd)、低压cvd(low-pressure cvd，lpcvd)、热cvd或热丝cvd(hot filament cvd)执行的工艺。在其他实施例中，生长工艺是物理气相沉积(physical vapor deposition，pvd)工艺。与转移形成方法相比，所述生长工艺非常适用于高密度或细节距的集成电路系统。
24.在一些实施例中，在衬底100上方设置沟道材料层106，从而覆盖衬底100的整个器件区dr。在一个实施例中，通过光刻及刻蚀技术将热传递层104及沟道材料层106图案化，以具有实质上相同的图案。在一些实施例中，沟道材料层106具有图案且设置在衬底100上方，覆盖衬底100的器件区dr的一部分。在一个实施例中，热传递层104的图案与沟道材料层106的图案实质上相同。在一个实施例中，热传递层104的图案的跨度大于沟道材料层106的图案的跨度。
25.如上所述，在一些实施例中，热传递层104及直接设置在热传递层104上的沟道材料层106形成堆叠膜，且下伏的热传递层104有助于增强器件的散热。在一些实施例中，由于沟道材料层106可包含半导体2d材料，且热传递层可包含高热导率的2d材料，因此材料兼容性使得沟道材料层106与热传递层104之间的界面是原子平滑界面，且没有太多表面散射。
26.在一些实施例中，跳过上覆层102并将热传递层104直接设置在衬底100的表面上，其中沟道材料层106堆叠在热传递层104上方，如图8所示。
27.参照图4，在提供沟道材料层106并将其设置在热传递层104上之后，在沟道材料层106上及衬底100上方形成具有开口o的光刻胶图案108。形成光刻胶图案108的步骤包括：通过cvd或涂覆在衬底100上方形成光刻胶层(未示出)，以及通过曝光及显影对光刻胶层进行图案化，以形成具有开口o的光刻胶图案108。举例来说，光刻胶图案的开口o形成有界定之后形成的源极及漏极区的轮廓或形状，并形成在与之后形成的源极及漏极区对应的位置处。在一些实施例中，光刻胶图案108覆盖沟道材料层106，其中开口o暴露出沟道材料层106的部分。
28.参照图5，使用光刻胶图案108作为掩模，执行刻蚀工艺以移除沟道材料层106及下伏的热传递层104的部分，以形成图案化的沟道材料层106a及图案化的热传递层104a。在一
些实施例中，通过刻蚀工艺，移除沟道材料层106的被开口o暴露出的部分及直接位于下方的热传递层104的部分，直到暴露出上覆层102，而在图案化的沟道材料层106a及图案化的热传递层104a中形成暴露出上覆层102的沟槽开口s1。
29.在一些实施例中，刻蚀工艺包括执行一个或多个各向异性刻蚀工艺、各向同性刻蚀工艺或其组合。在一些实施例中，刻蚀工艺可包括执行反应性离子刻蚀工艺或原子层刻蚀工艺。在一些实施例中，刻蚀工艺可包括执行反应性气体辅助刻蚀(reactive gas-assisted etching)工艺或金属辅助化学刻蚀(metal-assisted chemical etching)工艺。在一些实施例中，刻蚀工艺可包括执行激光刻蚀工艺和/或热退火工艺。
30.在一些实施例中，使用光刻胶图案108作为掩模，执行刻蚀工艺以移除沟道材料层106的被开口o暴露出的部分，而不移除下伏的热传递层104。
31.参照图6，在沟槽开口s1中上覆层102上形成源极及漏极端子110。在一些实施例中，在光刻胶图案108保留在图案化的沟道材料层106a上的情况下形成沟槽开口s1之后，在沟槽开口s1内形成源极及漏极端子110而填充沟槽开口s1。在形成源极及漏极端子110之后，移除光刻胶图案108。通过形成源极及漏极端子110，图案化的沟道材料层106a的位于源极及漏极端子110之间的区可用作沟道区cr。另一方面，图案化的沟道材料层106a的位于源极及漏极端子110外部的部分是电浮空的而无功能。
32.形成源极及漏极端子110的步骤包括：在图案化的沟道材料层106a上及沟槽开口s1形成金属材料(未示出)，其填满沟槽开口s1而形成金属源极及漏极端子110。举例来说，在形成金属材料之前，可形成覆盖沟槽开口s1的侧壁及底部的可选的晶种/衬垫材料层(未示出)。在一些实施例中，金属材料包括例如选自钛(ti)、铬(cr)、钨(w)、钪(sc)、铌(nb)、镍(ni)、钯(pd)、铂(pt)、银(ag)、金(au)、铝(al)、钌(ru)、钼(mo)、钽(ta)、其合金及其氮化物中的一种或多种材料。在一些实施例中，金属材料包括钛(ti)、铬(cr)、钨(w)、钪(sc)、铌(nb)、镍(ni)、钯(pd)、铂(pt)、银(ag)、金(au)、铝(al)或其组合。在一些实施例中，金属材料通过cvd(例如，金属有机cvd)或pvd(例如，热蒸镀)形成。在一些实施例中，形成金属材料可包括执行镀覆工艺(例如，电化学镀覆(electrochemical plating，ecp))。在一些实施例中，金属材料包括通过金属有机cvd工艺形成的金、钯或钛。
33.在一些实施例中，可通过执行平坦化工艺、刻蚀工艺或其他合适的工艺来移除额外的晶种/衬垫材料及额外的金属材料。在一些实施例中，平坦化工艺可包括执行化学机械抛光(chemical mechanical polishing，cmp)工艺。
34.如上所述，在一些实施例中，热传递层包括在结构中，且热传递层包含高热导率的2d材料。位于衬底与沟道层之间并具有高热导率的热传递层(或散热材料)增强器件的散热能力而改善器件性能。另外，当穿透过沟道层的源极及漏极端子110直接着落在热传递层上时，可实现更好的散热，且在操作期间产生的热可通过位于源极及漏极端子下方的热传递层散发。
35.参照图7，在图案化的沟道材料层106a以及源极及漏极端子110上方形成介电层112。在一些实施例中，介电层112共形地覆盖器件区dr内的图案化的沟道材料层106a以及源极及漏极端子110。在一些实施例中，介电层112的材料包括氧化物材料，例如氧化铪(例如，hfo2)、氧化铝(例如，al2o3)或氧化锆(例如，zro2)或其他合适的高介电常数介电材料。应注意，高介电常数介电材料一般来说是介电常数大于3.9或大于约10、或大于约12、或甚
至大于约16的介电材料。举例来说，高介电常数材料可包括金属氧化物，例如zro2、gd2o3、hfo2、batio3、al2o3、lao2、tio2、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio或其组合。在一些实施例中，介电层112的材料包括六方氮化硼(h-bn)。举例来说，介电层112可通过cvd(例如，高密度等离子体化学气相沉积(hdp-cvd)、亚大气压cvd(sacvd)或原子层沉积(ald))形成。在一些实施例中，介电层112具有介于约0.5nm至约15nm的范围的厚度。
36.参照图7及图8，在形成介电层112之后，在介电层112上源极及漏极端子110之间形成栅极结构120。在一些实施例中，栅极结构120形成在图案化的沟道材料层106a的有源沟道区cr上方。在一些实施例中，在形成栅极结构120之后，移除位于栅极结构120外部的介电层112。下伏于栅极结构120下的剩余介电层112a用作栅极介电层。在一些实施例中，如图8所示，在由隔离结构103界定的器件区内，图案化的热传递层104a及图案化的沟道材料层106a各自被成形为在x方向上延伸的条形，而源极及漏极端子110以及栅极结构120被成形为沿与x方向实质上垂直的y方向延伸的平行条形。从图8的俯视图来看，源极及漏极端子110以及栅极结构120与图案化的热传递层104a及图案化的沟道材料层106a的条形形状图案个别地相交并覆盖所述条形形状图案。应理解，基于器件的设计要求，栅极结构可被分离/切割成不同的部分。在一些实施例中，可通过以下方式形成栅极结构120：毯覆式(blanketly)地形成栅极电极材料层(未示出)且然后将栅极电极材料层图案化成条状的栅极结构。在一些实施例中，栅极结构120的厚度介于约1nm至约30nm之间。
37.在一些实施例中，栅极结构120的材料包括金属或金属合金或金属氮化物。举例来说，在一些实施例中，栅极结构120的材料包括ti、pt、pd、au、w、ag、ni、al、tin、氮化钽(tan)、氮化钨(wn)或其组合。此外，栅极结构可进一步包括衬垫层、界面层、功函数层或其组合。在一些替代性实施例中，在栅极结构120与沟道材料层106a之间还可包括晶种层、阻挡层、粘合层或其组合。在一些实施例中，栅极结构120通过cvd(例如，mocvd)或pvd(例如，热蒸镀)形成。在一些实施例中，形成栅极结构120可包括执行镀覆工艺(例如，ecp)。
38.参照图9，在衬底100上方毯覆式地形成层间介电(interlayer dielectric，ild)层130，覆盖图案化的沟道材料层106a及介电层112a。在一些实施例中，ild层130覆盖栅极结构120以及源极及漏极端子110。在一些实施例中，ild层130的材料包括氧化硅、氮化硅或一种或多种低介电常数介电材料。低介电常数介电材料的实例包括磷硅酸盐玻璃(phospho-silicate-glass，psg)及硼磷硅酸盐玻璃(boro-phospho-silicate-glass，bpsg)等硅酸盐玻璃、黑金刚石(black diamond)斯尔克(silk)氢倍半硅氧烷(hydrogen silsesquioxane，hsq)、氟化氧化硅(siof)、无定形氟化碳、聚对二甲苯、双苯并环丁烯(bis-benzocyclobutene，bcb)、掺氟聚对二甲苯醚(flare)或其组合。应理解，ild层130可包括一种或多种介电材料或者一个或多个介电层。在一些实施例中，通过可流动cvd(flowable cvd，fcvd)、pecvd、hdpcvd、sacvd、旋涂或其他合适的方法将ild层130形成为合适的厚度。举例来说，层间介电材料层(未示出)可通过pecvd形成，且可执行刻蚀或抛光工艺以减小层间介电材料层的厚度，直到形成ild层130的期望厚度。
39.参照图9，在形成ild层130之后，形成接触件142及144而完成晶体管器件90(例如，fet器件)。在一些实施例中，接触件142在ild层130中形成在源极及漏极端子110正上方的位置处，且接触件144(仅示出一个)在ild层130中形成在栅极结构120正上方的位置处。在一些实施例中，接触件142和144分别直接接触源极及漏极端子110和栅极结构120而分别连
接到源极及漏极端子110和栅极结构120。
40.在一些实施例中，形成接触件142及144的步骤包括：在ild层130上方形成图案化的掩模层(未示出)；使用图案化的掩模层作为掩模对ild层进行干式刻蚀以形成暴露出源极及漏极端子110以及栅极结构120的接触开口s2。如图9所示，接触开口s2被示出为具有倾斜的侧壁。应理解，如果可行的话，接触开口可形成有实质上垂直的侧壁，且接触开口s2的数目仅是示例性的，而不是为了限制本公开的范围。在一些实施例中，ild层130中可进一步包括刻蚀停止层(未示出)，用于帮助形成接触开口。此后，沉积金属材料并将金属材料填充到接触开口中，以形成接触件142及144。金属材料包括例如al、铜(cu)、w、钴(co)、其合金或其氮化物。在一个实施例中，通过执行cvd工艺或pvd工艺来形成金属材料。可选地，可通过执行平坦化工艺、刻蚀工艺或其他合适的工艺来移除多余的金属材料。在一些实施例中，平坦化工艺可包括执行cmp工艺。如图9所示，ild层130的顶面与接触件142及144的顶面实质上齐平且平坦。
41.参照图9，晶体管器件90的结构包括设置在衬底100上的上覆层102、设置在上覆层102上的图案化的热传递层104a及图案化的沟道材料层106a。在一些实施例中，晶体管器件90的结构还包括：设置在图案化的沟道材料层106a上的栅极结构120及栅极介电层112a，以及设置在上覆层102上的源极及漏极端子110。在一些实施例中，位于源极及漏极端子110之间的沟道材料层106a用作晶体管的沟道区cr(沟道层)，且源极及漏极端子110与晶体管的沟道区cr(沟道层)电连接(例如,边缘接触(edge-contacted))。在一些实施例中，在晶体管器件90中，夹置在栅极结构120与沟道材料层106a之间的栅极介电层112a与沟道区cr接触，但是与源极及漏极端子110间隔开。在一些实施例中，晶体管结构90还包括分别与源极及漏极端子110以及栅极结构120接触的接触件142及144。在一些实施例中，晶体管结构90是顶栅(top-gated)晶体管结构。
42.在例示的实施例中，所阐述的方法及结构可形成为与当前的半导体制造工艺相容。在示例性实施例中，所阐述的方法及结构是在前端(front-end-of-line，feol)工艺期间形成的。在一个实施例中，晶体管器件90是逻辑器件。在一些实施例中，沟道材料层106的材料包括tmd，且晶体管器件90是tmd系场效应晶体管(tmd-fet)。
43.晶体管器件90的所示结构可为集成电路的一部分。在一些实施例中，所示结构可包括有源器件(例如，薄膜晶体管、高电压晶体管)、无源组件(例如，电阻器、电容器、电感器、熔丝和/或其他合适的组件)。在一些实施例中，可在图1～9所示的工艺步骤之前、期间及之后提供附加步骤，且对于所述方法的附加实施例可替换或消除上述步骤中的一些步骤。
44.图10及图11是示出根据本公开一些实施例的半导体器件的示意性剖视图。图10及图11所示的示例性结构可在如图1～9所示的前面实施例中阐述的工艺步骤之后制作而成，且可使用如前面实施例中所述的可使用的类似材料。然而，应理解，可使用任何其他兼容的工艺步骤或方法或任何其他合适材料，且可进行可理解的修改或调整以形成本公开的示例性结构。
45.参照图10，晶体管结构90a包括直接设置在衬底100上的堆叠结构12，且堆叠结构12包括从底部到顶部依序堆叠的热传递层104’、沟道材料层106’及栅极介电层112’。在一些实施例中，晶体管结构90a包括设置在热传递层104’上并穿透过沟道材料层106’及栅极
介电层112’的源极及漏极端子110。在一些实施例中，位于源极及漏极端子110之间的沟道材料层106’用作晶体管的沟道区cr(沟道层)，且源极及漏极端子110与沟道区电连接。换句话说，源极及漏极端子110与晶体管的沟道区cr(沟道层)边缘接触。在一些实施例中，晶体管结构90a包括位于堆叠结构12的顶部并与栅极介电层112’接触的栅极结构120。在一些实施例中，晶体管结构90a包括分别与源极及漏极端子110和栅极结构120接触的接触件142和144。在一些实施例中，晶体管结构90a是顶栅晶体管结构。
46.参照图11，示出类似于晶体管结构90a的晶体管结构90b。晶体管结构90b包括直接设置在衬底100上的堆叠结构14，且堆叠结构14包括从底部到顶部依序堆叠的热传递层104”、沟道材料层106”及栅极介电层112”。在一些实施例中，晶体管结构90b包括直接设置在沟道材料层106”上并穿透过栅极介电层112”的源极及漏极端子110。在一些实施例中，位于源极及漏极端子110之间的沟道材料层106”用作晶体管的沟道区cr(沟道层)，且源极及漏极端子110与沟道区cr电连接(例如，顶部接触)。在一些实施例中，晶体管结构90b包括位于堆叠结构14的顶部上并与栅极介电层112”接触的栅极结构120。在一些实施例中，晶体管结构90b还包括分别与源极及漏极端子110和栅极结构120接触的接触件142和144。
47.如上所述，通过具有高热导率的热传递层，将热传递层104’或104”直接布置在衬底100上及衬底100与沟道层cr之间进一步增强了器件的散热能力而改善器件性能。另外，当源极及漏极端子110与沟道层cr边缘接触且直接着落在热传递层104’上时，可实现更好的散热，且在操作期间产生的热量可通过位于源极及漏极端子下方的热传递层散发。此外，由于源极及漏极端子110与沟道层cr边缘接触，因此实现清晰的费米能级去钉扎效应(fermi level de-pinning effect)，而提高器件的电流注入效率。
48.图12至图18是示出根据本公开一些实施例的制作晶体管器件的方法中的各个阶段的示意性俯视图及剖视图。下面将详细阐述根据一些实施例的制作fet器件的工艺。
49.图12示出根据本公开一些实施例的制作fet器件的方法中的一个阶段的示意性俯视图。参照图12，提供衬底300且在衬底300上形成材料层302。在一些实施例中，衬底300类似于前面实施例中阐述的衬底100，且出于例示的目的，仅示出衬底300的器件区dr的一部分。在一些实施例中，形成材料层302的步骤包括：通过cvd在衬底300上方形成绝缘材料(未示出)，以及通过一个或多个刻蚀工艺将绝缘材料图案化成为材料层302，而部分地暴露出下伏的衬底300。在一些实施例中，材料层302包含绝缘材料，例如氧化硅、氮氧化硅或氮化硅。在一些实施例中，材料层302通过化学气相沉积(cvd)(例如，等离子体增强型cvd(pecvd)或低压cvd(lpcvd)或原子层沉积(ald))形成。在一些实施例中，材料层302包括在x方向上延伸的条形鳍状图案sf，且鳍状图案从衬底300的表面(在厚度方向上)竖直突出。如图12所示，条形鳍状图案sf具有一个条形鳍，但是本公开中两个或更多个条形鳍是可能的，且图案的数目、几何形状及布置不限于本公开的实施例。
50.图13示出根据本公开一些实施例的制作fet器件的方法中的一个阶段的示意性俯视图。图14及图15示出图13中所示结构分别沿剖面线i-i’及ii-ii’的示意性剖视图。参照图13、图14及图15，在衬底300及材料层302上方依序形成第一热传递层304、沟道材料层306及第二热传递层308。在一些实施例中，如图15中所示，第一热传递层304、沟道材料层306及第二热传递层308依次堆叠为堆叠16。从图13的俯视图来看，堆叠16被形成为具有在x方向上延伸的宽条形图案wp，从而完全覆盖下伏的条形鳍状图案sf，且宽条形图案wp具有比条
形鳍状图案sf的宽度更宽的宽度(在y方向上)。如图14中所示，沿材料层302的条形鳍状图案sf的轮廓形成沟道材料层306，且三维结构(条形鳍状图案sf)的存在可增加有效沟道宽度，这有利于器件性能且节省有源区域面积而获得更高的器件密度。
51.在一些实施例中，第一热传递层304或第二热传递层308由热导率约为30w/m/k以上的材料制成。在一些实施例中，第一热传递层304或第二热传递层308由导热率约为200～400w/m/k的材料制成。在一些实施例中，第一热传递层304的材料包括绝缘2d材料。在一些实施例中，第一热传递层304的材料包括氮化硼。举例来说，氮化硼可为非晶氮化硼、六方氮化硼(h-bn)或立方氮化硼(c-bn)。在一些实施例中，第二热传递层308的材料包括绝缘2d材料。在一些实施例中，第二热传递层308的材料包括氮化硼，例如六方氮化硼(h-bn)或立方氮化硼(c-bn)。在一些实施例中，第二热传递层308的材料与第一热传递层304的材料实质上相同。在一些实施例中，第二热传递层308的材料不同于第一热传递层304的材料。在一些实施例中，第二热传递层308的材料的热导率低于第一热传递层304的材料的热导率。在一些实施例中，第二热传递层308的材料包括氮化铝(aln)。在一些实施例中，第二热传递层308的材料包括氧化镁(mgo)或氮化硅。
52.在一些实施例中，沟道材料层306的材料包括半导体2d材料。在一些实施例中，沟道材料层306的材料包括具有化学式mx2的过渡金属二硫化物(tmd)，其中m是钼(mo)或钨(w)，且x是硫(s)、硒(se)或碲(te)。在一些实施例中，沟道材料层306的材料包括mos2、ws2或wse2。在一些实施例中，沟道材料层306包括碳纳米管或纳米带。
53.举例来说，形成堆叠16的步骤包括各别地通过cvd形成第一热传递层304、沟道材料层306及第二热传递层308，并将第一热传递层304、沟道材料层306及第二热传递层308转移到衬底300上，而覆盖材料层302的条形鳍状图案sf。在一些实施例中，通过不同的生长工艺，第一热传递层304、沟道材料层306及第二热传递层308可局部地且直接地在衬底300上以及在材料层302的条形鳍状图案sf上方外延生长。在一些实施例中，如图14中所示，由第一热传递层304、沟道材料层306及第二热传递层308形成的堆叠16覆盖条形鳍状图案sf的侧壁及顶表面，并覆盖衬底300的一部分。
54.在一些实施例中，当第一热传递层304及第二热传递层308包含绝缘2d材料且沟道材料层306包含半导体2d材料时，由于材料的兼容性，沟道材料层306与第一热传递层304之间以及沟道材料层306与第二热传递层308之间的界面是原子平滑界面，且没有太多表面散射。在一些实施例中，当第一热传递层304包含绝缘2d材料且沟道材料层306包含半导体2d材料时，沟道材料层306与第一热传递层304之间的平滑界面有助于将表面散射最小化。
55.图16示出根据本公开一些实施例的制作fet器件的方法中的一个阶段的示意性俯视图。图17及图18示出图16中所示结构分别沿剖面线i-i’及ii-ii’的示意性剖视图。参照图16、图17及图18，在沟道材料层306上形成穿透过第二热传递层308的源极及漏极端子310。从图16的俯视图来看，源极及漏极端子310被形成为在y方向上延伸并与堆叠16相交的平行条形图案，且源极及漏极端子310布置在堆叠16的宽条形图案wp的两端附近。随后，在第二热传递层308上源极及漏极端子310之间形成栅极结构320。在一个实施例中，第二热传递层308可用作栅极介电层。从图16的俯视图来看，栅极结构320被形成为在y方向上延伸并与堆叠16相交的条形图案，且栅极结构320布置在源极及漏极端子310之间并与源极及漏极端子310间隔开。用于形成源极及漏极端子以及栅极结构的形成方法及材料可类似于前面
实施例中阐述的形成方法及材料，此处不再重复细节。
56.参照图18，在形成栅极结构320之后，在包括晶体管器件18的结构上方形成一个或多个ild层及接触件。应理解，与前面实施例中阐述的类似的组件、材料及形成方法适用于结构18。晶体管器件18的所示结构可为集成电路的一部分。在一些实施例中，所示结构可包括有源器件(例如，薄膜晶体管、高电压晶体管)、无源组件(例如，电阻器、电容器、电感器、熔丝和/或其他合适的组件)。在一些实施例中，可在图12～18所示的工艺步骤之前、期间及之后提供附加步骤，且对于所述方法的附加实施例可替换或消除所述步骤中的一些步骤。
57.尽管所述方法的步骤被示出并阐述为一系列动作或事件，但是应理解，这些动作或事件的所示次序不应被解释为限制性含义。另外，并非所有示出的工艺或步骤均为实施本公开的一个或多个实施例所必需的。
58.图19及图20是示出根据本公开一些实施例的半导体器件的示意性剖视图。图19及图20中所示的示例性结构可在如图1～9或图12～18所示的前面实施例中阐述的工艺步骤之后制作而成，且可使用如前面实施例中所述的可使用的类似材料。然而，应理解，可使用任何其他兼容的工艺步骤或方法或任何其他合适的材料，且可进行可理解的修改或调整以形成本公开的示例性结构。
59.参照图19，晶体管结构19包括直接设置在衬底300上的材料层302及设置在材料层302的条形鳍状图案sf上及上方的堆叠结构16’。在一些实施例中，堆叠结构16’包括从底部到顶部依序堆叠的第一热传递层304’、沟道材料层306’及第二热传递层308’。在一些实施例中，晶体管结构19包括设置在衬底300上穿透过第二热传递层308’、沟道材料层306’及第一热传递层304’的源极及漏极端子310。在一些实施例中，位于源极及漏极端子310之间的沟道材料层306’用作晶体管的沟道区cr(沟道层)，且源极及漏极端子310与沟道区电连接。换句话说，源极及漏极端子310与晶体管的沟道区cr(沟道层)边缘接触。在一些实施例中，晶体管结构19还包括位于堆叠结构16’的顶部上并与第二热传递层308’接触的栅极结构320。在一些实施例中，晶体管结构19是顶栅晶体管结构。
60.参照图20，其示出类似于晶体管结构19的晶体管结构20。晶体管结构20包括直接设置在衬底300上的材料层302及直接设置在材料层302的条形鳍状图案sf上及上方的堆叠结构16”。在一些实施例中，堆叠结构16”包括从底部到顶部依序堆叠的第一热传递层304”、沟道材料层306”、第二热传递层308”及栅极介电层309。在一些实施例中，晶体管结构20包括直接设置在第一热传递层304”上穿透过栅极介电层309、第二热传递层308”及沟道材料层306”的源极及漏极端子310。在一些实施例中，位于源极及漏极端子310之间的沟道材料层306”用作晶体管的沟道区cr(沟道层)，且源极及漏极端子310与沟道区cr电连接(例如，侧接触或边缘接触)。在一些实施例中，晶体管结构20还包括位于堆叠结构16”的顶部上并与栅极介电层309接触的栅极结构320。在一个实施例中，可跳过第二热传递层308”并使栅极介电层309直接位于沟道材料层306”上。
61.如上所述，通过具有高导热率的热传递层，将热传递层布置在衬底与沟道层cr之间会进一步增强器件的散热能力而改善器件性能。另外，当源极及漏极端子310与沟道层cr边缘接触且直接着落在热传递层上时，可实现更好的散热，且在操作期间产生的热量可通过位于源极及漏极端子下方的热传递层散发。
62.在示例性实施例中，在沟道材料层下面以及在沟道层与源极及漏极端子之间存在
一个或多个热传递层，可以为源极及漏极端子以及器件带来更好的散热效率。总之，半导体器件的性能得到提高。
63.在本公开的一些实施例中，阐述一种半导体器件。所述半导体器件包括设置在衬底上方的第一热传递层、沟道材料层、栅极结构以及源极及漏极端子。所述沟道材料层具有第一表面及与所述第一表面相对的第二表面，且所述沟道材料层设置在所述第一热传递层上，所述第一表面与所述第一热传递层接触。所述栅极结构设置在所述沟道材料层上方。所述源极及漏极端子与所述沟道材料层接触且位于所述栅极结构的相对的两侧处。在一些实施例中，所述源极及漏极端子位于所述第一热传递层上且穿透过所述沟道材料层；在这些实施例中的部分实施例中，所述半导体器件还包括第二热传递层，所述第二热传递层设置在所述沟道材料层上且与所述沟道材料层的所述第二表面接触，其中所述源极及漏极端子穿透过所述第二热传递层及所述沟道材料层。在另一些实施例中，所述源极及漏极端子直接位于所述沟道材料层上；在这些实施例中的部分实施例中，所述半导体器件还包括第二热传递层，所述第二热传递层设置在所述沟道材料层上且与所述沟道材料层的所述第二表面接触，其中所述源极及漏极端子穿透过所述第二热传递层。在一些实施例中，所述的导体器件还包括设置在所述第一热传递层与所述衬底之间的材料层，其中所述材料层具有鳍状图案，且所述第一热传递层及所述沟道材料层覆盖所述鳍状图案的侧壁及顶表面。在一些实施例中，所述沟道材料层的材料包括低维材料，且所述第一热传递层的材料包括二维(2d)材料。在另一些实施例中，所述沟道材料层的材料包括半导体二维材料，且所述第一热传递层的材料包括绝缘二维材料。在一些实施例中，所述半导体器件还包括位于所述栅极结构与所述沟道材料层之间的栅极介电层。
64.在本公开的一些实施例中，阐述一种半导体器件。所述半导体器件包括热传递层、沟道层、栅极结构、栅极介电层以及源极及漏极。所述热传递层包含氮化硼。所述沟道层设置在所述热传递层上，且所述沟道层包含低维材料。所述栅极结构设置在所述沟道层上方，且所述栅极介电层设置在所述栅极结构与所述沟道层之间。所述源极及漏极设置在所述栅极结构旁边并接触所述沟道层。在一些实施例中，所述沟道层的所述低维材料包括表示为mx2的过渡金属二硫化物(tmd)，其中m是钼(mo)或钨(w)，且x是硫(s)、硒(se)或碲(te)；在这些实施例中的部分实施例中，所述沟道层的所述低维材料包括mos2、ws2或wse2。在一些实施例中，所述半导体器件还包括附加热传递层，所述附加热传递层设置在所述沟道层上以及所述栅极介电层与所述沟道层之间，其中接触所述沟道层的所述源极及所述漏极设置在所述沟道层上且穿透过所述附加热传递层。在另一些实施例中，所述半导体器件还包括附加热传递层，所述附加热传递层设置在所述沟道层上以及所述栅极介电层与所述沟道层之间，其中接触所述沟道层的所述源极及所述漏极设置在所述热传递层上且穿透过所述附加热传递层及所述沟道层。在一些实施例中，接触所述沟道层的所述源极及所述漏极设置在所述热传递层上且穿透过所述沟道层。在一些实施例中，所述半导体器件还包括设置在所述热传递层及所述沟道层下方的材料层，其中所述材料层具有鳍状图案，且所述热传递层及所述沟道层覆盖所述鳍状图案的侧壁及顶表面。
65.在本公开的一些实施例中，阐述一种形成半导体器件的方法。在衬底上方形成热传递层。在所述热传递层上形成沟道材料层。在所述沟道材料层上形成介电层。将所述介电层图案化以在所述介电层中形成开口。在所述开口中形成源极及漏极端子。在所述介电层
上方形成栅极结构。在一些实施例中，形成所述热传递层包括执行化学气相沉积工艺以形成多层氮化硼。在一些实施例中，形成所述沟道材料层包括执行化学气相沉积工艺，选择性地形成选自mos2、ws2或wse2的过渡金属二硫化物的至少一个单层。在一些实施例中，形成在所述开口中的所述源极及漏极端子与所述沟道材料层直接接触。
66.以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。
67.[符号的说明]
[0068]
12、14、16’、16”：堆叠结构
[0069]
16：堆叠
[0070]
18：晶体管器件/结构
[0071]
19：晶体管结构/堆叠结构
[0072]
20、90a、90b：晶体管结构
[0073]
90：晶体管器件/晶体管结构
[0074]
100、300：衬底
[0075]
102：上覆层
[0076]
103：隔离结构
[0077]
104、104’、104”：热传递层
[0078]
104a：图案化的热传递层
[0079]
106、106’、106”、306、306’、306”：沟道材料层
[0080]
106a：图案化的沟道材料层
[0081]
108：光刻胶图案
[0082]
110、310：源极及漏极端子
[0083]
112、112a：介电层
[0084]
112a、112’、112”、309：栅极介电层
[0085]
120、320：栅极结构
[0086]
130：层间介电(ild)层
[0087]
142、144：接触件
[0088]
302：材料层
[0089]
304、304’、304”：第一热传递层
[0090]
308、308’、308”：第二热传递层
[0091]
c1：载体
[0092]
c2：载体
[0093]
cr：沟道区/有源沟道区/沟道层
[0094]
dr：器件区
[0095]
i-i’、ii-ii’：剖面线
[0096]
o：开口
[0097]
s1：沟槽开口
[0098]
s2：接触开口
[0099]
sf：条形鳍状图案
[0100]
wp：宽条形图案
[0101]
x、y：方向