技术特征：
1.一种具有静电释放防护结构的器件，其特征在于，包括器件区和esd区，所述器件区包括：衬底，具有第一导电类型；绝缘层，设于所述衬底上；器件有源区层，设于所述绝缘层上；所述esd区包括：半导体层，与所述衬底连接，具有第一导电类型；第二导电类型阱区，设于所述半导体层中；第一掺杂区，具有第一导电类型，设于所述第二导电类型阱区表面；第二掺杂区，具有第一导电类型，设于所述第二导电类型阱区表面；其中，所述第一掺杂区作为第一三极管的发射极，所述半导体层作为第二三极管的发射极，所述第二掺杂区作为所述第一三极管和第二三极管的集电极，所述第二导电类型阱区作为所述第一三极管和第二三极管的基极；所述第一导电类型和第二导电类型为相反的导电类型。2.根据权利要求1所述的具有静电释放防护结构的器件，其特征在于，所述器件为绝缘体上硅器件，所述衬底为硅衬底，所述器件有源区层为顶硅层，所述半导体层为硅外延层。3.根据权利要求1所述的具有静电释放防护结构的器件，其特征在于，还包括位于所述第二导电类型阱区中的第三掺杂区，所述第三掺杂区位于所述第二掺杂区下方并与所述第二掺杂区直接接触，所述第三掺杂区具有第一导电类型。4.根据权利要求1所述的具有静电释放防护结构的器件，其特征在于，还包括第一隔离结构，所述第一隔离结构设于所述第一掺杂区和第二掺杂区之间。5.根据权利要求1所述的具有静电释放防护结构的器件，其特征在于，还包括第二隔离结构，所述第二隔离结构设于所述器件区和esd区的交界处，所述第二隔离结构的底部延伸至所述绝缘层。6.根据权利要求4所述的具有静电释放防护结构的器件，其特征在于，所述第一隔离结构是浅沟槽隔离结构。7.根据权利要求1-6中任一项所述的具有静电释放防护结构的器件，其特征在于，所述第一导电类型是n型，所述第二导电类型是p型。8.一种具有静电释放防护结构的器件的制造方法，包括：获取基底；所述基底包括依次叠设的衬底、绝缘层及有源区层，所述衬底具有第一导电类型；去除esd区的所述有源区层和绝缘层，将esd区的衬底露出；在被去除的所述有源区层和绝缘层的位置填充半导体材料，形成半导体层，所述半导体层具有第一导电类型；在所述半导体层形成第二导电类型阱区、第一掺杂区及第二掺杂区，所述第一掺杂区及第二掺杂区形成于所述第二导电类型阱区表面，所述第一掺杂区和第二掺杂区具有第一导电类型；其中，所述第一掺杂区作为第一三极管的发射极，所述esd区的衬底作为第二三极管的发射极，所述第二掺杂区作为所述第一三极管和第二三极管的集电极，所述第二导电类型
阱区作为所述第一三极管和第二三极管的基极；所述第一导电类型和第二导电类型为相反的导电类型。9.根据权利要求8所述的具有静电释放防护结构的器件的制造方法，其特征在于，所述器件为绝缘体上硅器件，所述衬底为硅衬底，所述有源区层为顶硅层；所述去除esd区的所述有源区层和绝缘层的步骤之前还包括在所述顶硅层表面形成硅氧化层的步骤；所述在被去除的所述有源区层和绝缘层的位置填充半导体材料形成半导体层的步骤包括通过外延工艺形成所述半导体层。10.根据权利要求9所述的具有静电释放防护结构的器件的制造方法，其特征在于，所述去除esd区的所述有源区层和绝缘层的步骤包括通过光刻及干法刻蚀去除所述esd区的硅氧化层、有源区层及绝缘层。
技术总结
本发明涉及一种具有静电释放防护结构的器件及其制造方法，所述器件包括器件区和ESD区，器件区包括：衬底；绝缘层，设于衬底上；器件有源区层，设于绝缘层上；ESD区包括：半导体层，与衬底连接；第二导电类型阱区，设于半导体层中；第一掺杂区，设于第二导电类型阱区表面；第二掺杂区，设于所述第二导电类型阱区表面；其中，第一掺杂区作为第一三极管的发射极，半导体层作为第二三极管的发射极，第二掺杂区作为第一三极管和第二三极管的集电极，第二导电类型阱区作为第一三极管和第二三极管的基极。本发明能够避免因散热性差导致ESD防护结构热击穿而失效。ESD区具有两条电流泄放路径，提升了电流泄放效率，具有很高的ESD防护能力。具有很高的ESD防护能力。具有很高的ESD防护能力。
技术研发人员：陈晓亮 陈天 钱忠健
受保护的技术使用者：无锡华润微电子有限公司
技术研发日：2021.09.08
技术公布日：2023/3/9