技术特征：
1.一种晶圆清洗方法，其特征在于，包括：采用质子化处理器对清洗液进行质子化处理；采用质子化处理的清洗液清洗晶圆表面，以使得清洗后的所述晶圆表面所带的负电荷的量少于采用未经质子化处理的清洗液清洗后的所述晶圆表面所带的负电荷的量，清洗后的所述晶圆表面覆盖有所述清洗液的液膜；采用干燥气体吹扫所述晶圆表面，以从所述晶圆表面的中心至边缘去除所述液膜。2.如权利要求1所述的晶圆清洗方法，其特征在于，所述质子化处理器具有两端连通的绝缘外管围成的空腔，所述空腔的内侧壁上自外向内设置有第一电极和阴离子交换膜，所述空腔中设置有第二电极。3.如权利要求2所述的晶圆清洗方法，其特征在于，对所述清洗液进行质子化处理的步骤包括：将所述第一电极连接电源正极以及所述第二电极连接电源负极，以产生电场，所述清洗液中的阴离子在所述电场的作用下通过所述阴离子交换膜后吸附在所述第一电极上，所述清洗液中的氢离子在所述电场的作用下向所述第二电极方向移动，并输出为质子化清洗液。4.如权利要求2所述的晶圆清洗方法，其特征在于，所述绝缘外管为圆管状；所述第一电极和所述阴离子交换膜设置于所述空腔的整个内侧壁上；所述第二电极为管状，且同心地设置于所述空腔中。5.如权利要求2所述的晶圆清洗方法，其特征在于，所述绝缘外管为长方体状；所述第一电极和所述阴离子交换膜设置于所述空腔的两相对的内侧壁上；所述第二电极为偏压板，且所述偏压板与所述阴离子交换膜平行。6.如权利要求5所述的晶圆清洗方法，其特征在于，所述偏压板为多孔结构。7.如权利要求2所述的晶圆清洗方法，其特征在于，所述第一电极为多孔碳电极。8.如权利要求2所述的晶圆清洗方法，其特征在于，所述第二电极的表面覆盖有惰性膜。9.如权利要求3所述的晶圆清洗方法，其特征在于，在采用所述质子化处理器对所述清洗液进行质子化处理之后，所述晶圆清洗方法还包括：向所述空腔中通入去离子水，并将所述第一电极连接电源负极以及所述第二电极连接电源正极，以使得所述第一电极上吸附的阴离子脱附后通过所述去离子水带走。10.如权利要求2所述的晶圆清洗方法，其特征在于，所述清洗液为去离子水，且所述去离子水中添加有含氢离子的水溶性无机盐，和/或，所述去离子水中通入有二氧化碳。11.如权利要求1所述的晶圆清洗方法，其特征在于，所述质子化处理器包括中间腔室以及关于所述中间腔室呈对称设置的两个阴极腔室，所述中间腔室用于产生氢离子，所述阴极腔室的与所述中间腔室相对的内壁上设置有电极。12.如权利要求11所述的晶圆清洗方法，其特征在于，所述中间腔室包括阳离子树脂和阳离子交换膜，所述阳离子树脂通过所述阳离子交换膜与所述阴极腔室隔开。13.如权利要求11所述的晶圆清洗方法，其特征在于，所述电极的表面覆盖有惰性膜。14.如权利要求11所述的晶圆清洗方法，其特征在于，采用所述质子化处理器对所述清洗液进行质子化处理的步骤包括：
将所述电极与电源负极连接以产生电场，所述氢离子在所述电场的作用下进入所述阴极腔室中后输出质子化清洗液。15.如权利要求11所述的晶圆清洗方法，其特征在于，在采用所述质子化处理器对所述清洗液进行质子化处理之后，所述晶圆清洗方法还包括：向所述中间腔室中通入酸性水溶液，直至输出的水溶液的ph为7。16.如权利要求11所述的晶圆清洗方法，其特征在于，所述清洗液为去离子水。17.如权利要求1所述的晶圆清洗方法，其特征在于，质子化处理后的清洗液的ph大于2.45且小于7。18.如权利要求1所述的晶圆清洗方法，其特征在于，在采用所述干燥气体吹扫所述晶圆表面的过程中，所述液膜中的区域i与区域ii的电势的计算公式为：i与区域ii的电势的计算公式为：其中，，为所述液膜内垂直于所述晶圆表面的距离，为所述液膜的厚度，为所述液膜内电势为0处的垂直于所述晶圆表面的距离，为普适气体常量，为绝对温度，为法拉第常数，为氢离子摩尔浓度，为质子化处理后的清洗液的相对介电常数，为真空介电常数。19.如权利要求1所述的晶圆清洗方法，其特征在于，所述干燥气体包含惰性气体。20.一种半导体器件的制造方法，其特征在于，包括：采用如权利要求1~19中任一项所述的晶圆清洗方法清洗晶圆的表面；形成膜层结构于清洗后的所述晶圆表面。
技术总结
本发明提供了一种晶圆清洗方法及半导体器件的制造方法，所述晶圆清洗方法包括：采用质子化处理器对清洗液进行质子化处理；采用质子化处理的清洗液清洗晶圆表面，以使得清洗后的所述晶圆表面所带的负电荷的量少于采用未经质子化处理的清洗液清洗后的所述晶圆表面所带的负电荷的量，清洗后的所述晶圆表面覆盖有所述清洗液的液膜；采用干燥气体吹扫所述晶圆表面，以从所述晶圆表面的中心至边缘去除所述液膜。本发明的技术方案能够很好地抑制晶圆表面的静电，有效减少静电引发的器件失效，进而提高了集成电路加工的整体良率。而提高了集成电路加工的整体良率。而提高了集成电路加工的整体良率。
技术研发人员：韩瑞津 曾辉
受保护的技术使用者：广州粤芯半导体技术有限公司
技术研发日：2021.09.13
技术公布日：2021/10/15