CMOS结构、半导体芯片及电子装置的制作方法

cmos结构、半导体芯片及电子装置
技术领域
1.本实用新型涉及半导体技术领域，尤其涉及一种cmos结构、半导体芯片及电子装置。


背景技术：

2.cmos全称为complementary metal oxide semiconductor，中文名为互补金属氧化物半导体。普通的铝栅cmos只有一层金属，该层金属既要负担器件间的逻辑连线，又要负担焊垫的功能，因此导致在焊垫的下方不能再放置器件，一定程度上浪费芯片面积。于是诞生了双层金属的铝栅cmos，其第一层金属可以负责器件间的逻辑连线，第二层金属负责做焊垫，如此，焊垫下方则可以放置电路器件，从而可提高集成度，适当缩小面积。
3.但是，为了使后续绑定金属线时不至于损伤到焊垫下面的电路器件，需要将双层金属的铝栅cmos的第二层金属的厚度制成较厚，如此则会导致以下问题：在对第二层金属进行刻蚀时，若采用干法刻蚀，则因刻蚀效率和光刻工艺限制而难以实现对较厚的第二层金属进行刻蚀，若采用湿法刻蚀，则因其各项同性的特征，在刻蚀较厚的第二层金属时易导致横向刻蚀尺寸较大而需扩大铝栅cmos结构设计尺寸，因此导致芯片设计尺寸扩大。


技术实现要素：

4.本实用新型的一个目的在于提供一种cmos结构，以解决现有技术中双层金属cmos结构的第二层金属难以刻蚀而导致cmos结构设计尺寸扩大的技术问题。
5.为实现上述目的，本实用新型采用的技术方案是：提供一种cmos结构，所述cmos结构包括：第一金属层；介质层，所述介质层形成于所述第一金属层上；以及第二金属层，所述第二金属层形成于所述介质层上，所述第二金属层具有刻蚀槽，所述刻蚀槽的深度的为h，所述刻蚀槽的宽度为l，其中，2μm≤h≤6μm，l＝a+2b，a为预刻蚀宽度，b为横向刻蚀尺寸，2μm≤b≤6μm。
6.在一个实施例中，所述刻蚀槽的深度范围为3μm≤h≤5μm，所述横向刻蚀尺寸范围为3μm≤b≤5μm。
7.在一个实施例中，所述刻蚀槽的深度h的值与所述横向刻蚀尺寸b的值相同。
8.在一个实施例中，所述刻蚀槽的侧壁呈弧形。
9.在一个实施例中，所述第二金属层的厚度与所述刻蚀槽的深度相同。
10.在一个实施例中，所述第一金属层为用于所述cmos结构内部电路连接的金属布线层，所述第二金属层具有焊垫区域部。
11.在一个实施例中，所述介质层具有通孔，所述第二金属层覆盖所述通孔并通过所述通孔与所述第一金属层电性连接。
12.在一个实施例中，所述cmos结构还包括衬底和形成于所述衬底上的栅极、源极、漏极、接触孔，所述第一金属层形成于所述衬底上。
13.在一个实施例中，所述cmos结构为铝栅cmos结构。
14.本实用新型的另一个目的在于提供一种半导体芯片，所述半导体芯片包括上述任一实施例所述的cmos结构。
15.本实用新型的又一个目的在于提供一种电子装置，所述电子装置包括上述实施例所述的半导体芯片。
16.本实用新型实施例中上述的一个或多个技术方案，至少具有如下技术效果或优点：
17.本实用新型实施例提供的cmos结构，通过设置第一金属层、形成于第一金属层上的介质层和形成于介质层上的第二金属层，以利于第一金属层负责cmos结构的逻辑连线，而第二金属层可作为焊垫，从而可提高cmos结构集成度，并利于减小芯片面积，同时，通过设置第二金属层具有刻蚀槽，且刻蚀槽的深度为h，刻蚀槽的宽度为l，且2μm≤h≤6μm，l＝a+2b，a为预刻蚀宽度，b为横向刻蚀尺寸，2μm≤b≤6μm，在如此尺寸范围内，则利于刻蚀槽采用干法刻蚀与湿法刻蚀结合的方式刻蚀而成，可采用干法刻蚀和湿法刻蚀分别对第二金属层刻蚀一部分，以减小刻蚀槽的横向刻蚀尺寸，从而可有效减小因全采用湿法刻蚀而导致的较大的芯片设计尺寸。
附图说明
18.为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为本实用新型实施例提供的cmos结构(第二金属层未刻蚀)的结构示意图；
20.图2为本实用新型实施例提供的cmos结构(第二金属层进行光刻形成光刻胶后)的结构示意图；
21.图3为本实用新型实施例提供的cmos结构(第二金属层进行干法刻蚀后)的结构示意图；
22.图4为本实用新型实施例提供的cmos结构(第二金属层进行湿法刻蚀后)的结构示意图；
23.图5为本实用新型实施例提供的cmos结构(第二金属层去除光刻胶后)的结构示意图。
24.其中，图中各附图标记：
25.100、cmos结构；m1、第一金属层；10、介质层；m2、第二金属层；101、刻蚀槽；pr、光刻胶。
具体实施方式
26.下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。
27.在本实用新型的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、
“
后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
28.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
29.在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
30.作为本技术发明创造过程的一部分，发明人经过多次试验和验证，发现为使双层金属的铝栅cmos的第二层金属在后续绑定金属线时不至于损伤到焊垫下面的电路器件，需将双层金属的铝栅cmos的第二层金属的厚度制成2μm～6μm范围，同时发现在对第二层金属进行刻蚀以去除多余部分时，若采用干法刻蚀，在该厚度情况下，为保证生产效率，需提高刻蚀金属的速率，则会降低本身就不高的金属与光刻胶的选择比，同时再加上一定的安全余量，光刻胶的厚度就需要设置很厚，例如第二层金属与光刻胶的厚度比按1：2计算，则需要设置4μm～12μm厚度的光刻胶，而这样的厚度在光刻工艺上实现起来比较困难；若采用湿法刻蚀，因其本身各项同性的特性，在刻蚀较厚的第二层金属时易导致横向刻蚀尺寸较大，例如按1.5：1的横向纵向比计算(纵向刻蚀尺寸即为第二层金属的厚度2μm～6μm)，再加上一定的过刻蚀(例如30％)以确保刻蚀完全，会导致横向刻蚀尺寸达到4μm～12μm(2μm
×
1.5
×
(1+0.3)＝3.9μm，约等于4μm；6μm
×
1.5
×
(1+0.3)＝11.7μm，约等于12μm)，而这又会给设计规则带来挑战，最显著的就是出于安全考虑需要第二层金属覆盖第一层金属与第二层金属之间的通孔的尺寸设置在6μm～18μm(理论计算值再多加50％左右)，另外一个规则尺寸是第二层金属作为焊垫的尺寸，考虑到单边往中心的横向刻蚀尺寸为4μm～12μm，双边就是8μm～24μm，出于安全考虑需定在12μm～30μm，即焊垫尺寸要多设计12μm～32μm，例如以最终需要留下的焊垫尺寸为60μm
×
60μm计算，作为焊垫的第二层金属就至少需要设计成72μm
×
72μm～92μm
×
92μm，这将给芯片带来尺寸上的扩大，尤其是对小尺寸芯片和多焊垫芯片而言，影响更大。
31.基于此，请参阅图4和图5，本技术实施例提供了一种cmos结构100，cmos结构100为铝栅cmos结构，当然cmos结构100还可以是其他cmos结构，例如硅栅cmos结构等。cmos结构100包括第一金属层m1、介质层10和第二金属层m2，其中：
32.第一金属层m1可以形成于cmos结构100的衬底(图中未示出)上，例如采用溅射、光刻、刻蚀、去胶而形成。其中，第一金属层m1可以为用于cmos结构100内部电路连接的金属布线层。可以理解地，第一金属层m1可以采用本领域内现有方法和材料制造，衬底可以是现有的cmos结构的任一种衬底或对其改进设计后的衬底。
33.介质层10形成于第一金属层m1上，介质层10位于第一金属层m1和第二金属层m2之
间，可以为绝缘介质隔离层，以隔离第一金属层m1和第二金属层m2。可以理解地，介质层10可以是现有cmos结构的任一种介质层10或对其改进后的介质层10。可选地，介质层10可以设置一层、两层或多层，每层的材料可以相同或不同，例如，介质层10可以是正硅酸乙酯或二氧化硅与氮化硅的复合介质层，但不限于此。
34.第二金属层m2形成于介质层10上，例如采用溅射、光刻、刻蚀、去胶而形成；其中，第二金属层m2可以具有焊垫区域部，以作为焊垫，可供绑定金属线而与外部电性连接；其中，第二金属层m2具有刻蚀槽101，刻蚀槽101为通过刻蚀而形成的凹槽，即为去除第二金属层m2的多余部分或不需要的部分而形成的凹槽；其中，刻蚀槽101的深度的为h，为刻蚀槽101的最大深度，刻蚀槽101的宽度为l，为刻蚀槽101的最大宽度，刻蚀槽101的宽度l即为刻蚀后的实际宽度；其中，2μm≤h≤6μm，例如h为2μm、2.5μm、3μm、3.7μm、4μm、4.2μm、4.8μm、5μm、6μm等，但不限于此，l＝a+2b，a为预刻蚀宽度，即理论上预刻蚀的宽度尺寸(不包括横向刻蚀尺寸)，也即理论上需去除的第二金属层m2的多余部分或不需要的部分的宽度尺寸，预刻蚀宽度a可以根据实际需要进行设置，在此不作限定，预刻蚀宽度应为横截面宽度尺寸(横截面是指垂直于第二金属层m2的截面形状)，预刻蚀宽度也可以视为在第二金属层m2上经光刻胶涂敷、曝光、显影后形成的光刻胶(pr，photo resistance)的槽(未覆盖第二金属层m2而形成的槽)的宽度尺寸，b为横向刻蚀尺寸，即为由于湿法刻蚀各向同性导致的横向刻蚀尺寸，2μm≤b≤6μm，例如b为2μm、2.5μm、3μm、3.7μm、4μm、4.2μm、4.8μm、5μm、6μm等，但不限于此，横向刻蚀尺寸b与刻蚀槽101的深度h相对应，横向刻蚀尺寸b与刻蚀槽101的深度h可以大致相等，刻蚀槽101的宽度l即为预刻蚀宽度a与其两侧的两横向刻蚀尺寸b之和。可以理解地，第二金属层m2可以采用本领域内现有方法和材料制造，例如第二金属层m2可以是al
‑
si合金。
35.本技术实施例提供的cmos结构100，通过设置第一金属层m1、形成于第一金属层m1上的介质层10和形成于介质层10上的第二金属层m2，以利于第一金属层m1负责cmos结构100的逻辑连线，而第二金属层m2可作为焊垫，从而可提高cmos结构100集成度，并利于减小芯片面积，同时，通过设置第二金属层m2具有刻蚀槽101，且刻蚀槽101的深度为h，刻蚀槽101的宽度为l，且2μm≤h≤6μm，l＝a+2b，a为预刻蚀宽度，b为横向刻蚀尺寸，2μm≤b≤6μm，在如此尺寸范围内，则利于刻蚀槽101采用干法刻蚀与湿法刻蚀结合的方式刻蚀而成，可采用干法刻蚀和湿法刻蚀分别对第二金属层m2刻蚀一部分，以减小刻蚀槽101的横向刻蚀尺寸，从而可有效减小因采用纯湿法刻蚀而导致的较大的芯片设计尺寸，尤其适应于制造小尺寸芯片和多焊垫芯片。
36.示例性地，请参阅图1至图5，在溅射形成未刻蚀的第二金属层m2后，对第二金属层m2进行光刻以形成光刻胶，之后再对第二金属层m2进行刻蚀，刻蚀时，可先采用干法刻蚀在光刻工艺可行范围内刻蚀掉部分厚度的第二金属层m2，例如刻蚀二分之一厚度的第二金属层m2，也即刻蚀1μm～3μm厚度范围的第二金属层m2，该过程不会造成横向刻蚀，例如第二金属层m2为al
‑
si合金时，可采用干法刻蚀机台对al
‑
si合金进行干法刻蚀，之后再采用湿法刻蚀以刻蚀剩余二分之一厚度的第二金属层m2，也即刻蚀1μm～3μm厚度范围的第二金属层m2，例如第二金属层m2为al
‑
si合金时，可采用铝刻蚀液和硅刻蚀液在酸槽中以湿法浸泡式对第二金属层m2进行刻蚀，从而可使横向刻蚀尺寸b由原来纯湿法刻蚀的4μm～12μm减小为2μm～6μm(1μm
×
1.5
×
(1+0.3)＝1.95μm，约等于2μm；3μm
×
1.5
×
(1+0.3)＝5.85μm，约等于
6μm)，即减少了一半的横向刻蚀尺寸，因此，对设计规则要求的尺寸也可相应的减少一半，即第二金属层m2覆盖第一金属层m1与第二金属层m2之间的通孔的尺寸可由纯湿法刻蚀的6μm～18μm减小至3μm～9μm，作为焊垫的第二金属层m2需多设计的尺寸也由纯湿法刻蚀的12μm～32μm减小至6μm～16μm，例如还是以最终需要留下的焊垫尺寸为60μm
×
60μm计算，在版图上设计的焊垫尺寸就可以由纯湿法刻蚀的72μm
×
72μm～92μm
×
92μm减小至66μm
×
66μm～76μm
×
76μm，需要说明的是，上述最终需要留下的焊垫尺寸仅为说明示例，而非限定为该尺寸，还可以是其他尺寸。本实施例中，通过干法刻蚀与湿法刻蚀相结合而获得上述尺寸范围内的刻蚀槽101深度h，横向刻蚀尺寸b，虽然增加了工艺步骤，但可以在生产以及对设计规则的影响之间取得一定的平衡，增强产品的竞争性。需要说明的是，采用干法刻蚀以刻蚀掉部分厚度的第二金属层m2，并非限定为刻蚀二分之一厚度的第二金属层m2，例如还可以是刻蚀三分之一至四分之三厚度范围的第二金属层m2，但不限于此，在干法刻蚀和光刻工艺可实现范围内的厚度均可，经干法刻蚀后的剩余厚度的第二金属层m2则可采用湿法刻蚀进行刻蚀。还需要说明的是，在其他一些实施例中，还可以是先采用湿法刻蚀以刻蚀掉部分厚度的第二金属层m2，而后再采用干法刻蚀以刻蚀掉剩余厚度的第二金属层m2。
37.在一个实施例中，刻蚀槽101的深度范围为3μm≤h≤5μm，横向刻蚀尺寸范围为3μm≤b≤5μm，例如，h可以是3μm、3.5μm、3.9μm、4.2μm、4.5μm、4.8μm、5μm等，对应的，b可以是3μm、3.5μm、3.9μm、4.2μm、4.5μm、4.8μm、5μm等，但不限于此。通过设置3μm≤h≤5μm，3μm≤b≤5μm，在该范围内，可以使第二金属层m2既具有足够的厚度而作为焊垫以防止在后续绑定金属线时不至于损伤到焊垫下面的电路器件，又可通过干法刻蚀和湿法刻蚀结合而对第二金属层m2进行刻蚀，以防止采用纯湿法刻蚀而导致的横向刻蚀尺寸过大而需扩大芯片尺寸，以利于减小芯片设计尺寸。
38.在一个实施例中，所述刻蚀槽的深度h的值与所述横向刻蚀尺寸b的值相同，即h的值与b的值完全相等或大致相等，也即h的值与b的值在一误差值(误差值范围可以为0μm～0.9μm，例如0.5μm)范围内均可视为相同。如此设置，在上述的2μm≤h≤6μm，2μm≤b≤6μm范围下，采用纯干法刻蚀或纯湿法刻蚀均无法达到h的值与b的值相同的情况，以利于仅可采用干法刻蚀与湿法刻蚀相结合对第二金属层m2进行刻蚀才可达到，可防止采用纯湿法刻蚀而导致的横向刻蚀尺寸过大而需扩大芯片尺寸，以利于减小芯片设计尺寸。
39.在一个实施例中，请参阅图4和图5，刻蚀槽101的侧壁呈弧形，即指刻蚀槽101的侧壁横截面呈曲线形。其中，横向刻蚀尺寸b即可以大致视为刻蚀槽101呈弧形的侧壁的宽度，由于存在一定的过刻蚀尺寸，横向刻蚀尺寸b略大于刻蚀槽101呈弧形的侧壁的宽度，因此刻蚀槽101呈弧形的侧壁的宽度加上0μm～1.2μm尺寸范围后在横向刻蚀尺寸b的取值范围2μm～6μm内。如此设置，在上述的2μm≤h≤6μm，2μm≤b≤6μm范围下，刻蚀槽101的侧壁呈弧形，则利于通过先采用干法刻蚀而后采用湿法刻蚀对第二金属层m2进行刻蚀才可使刻蚀槽101的侧壁呈弧形，使得后采用湿法刻蚀因其具有选择性而可防止介质层10被刻蚀。需要说明的是，刻蚀槽101的侧壁形状不限于此，在其他一些实施例中，刻蚀槽101的侧壁还可以呈弧形与直线形结合的形状，例如采用先湿法刻蚀而后干法刻蚀而形成的形状。
40.在一个实施例中，第二金属层m2的厚度与刻蚀槽101的深度相同，即刻蚀槽101贯穿第二金属层m2，利于使刻蚀完全。需要说明的是，在其他一些实施例中，根据实际应用需求，第二金属层m2的厚度与刻蚀槽101的深度也可以不相同，例如刻蚀槽101的深度小于第
二金属层m2的厚度。
41.在一个实施例中，介质层10具有通孔，通孔可以是介质层10上形成的光刻刻蚀通孔(via)，第二金属层m2覆盖通孔并通过通孔与第一金属层m1电性连接。需要说明的是，在其他一些实施例中，根据实际应用需求，第二金属层m2也可以不通过通孔与第一金属层m1电性连接，而采用其他方式相电性连接。进一步地，第一金属层m1为用于cmos结构100内部电路连接的金属布线层，第二金属层m2具有焊垫区域部，例如焊垫区域部包括输入和输出pad、电源和地端pad，当然，第二金属层m2还可以用于cmos结构100的电路连接。
42.在一个实施例中，cmos结构还包括衬底和形成于衬底上的栅极、源极、漏极、接触孔，栅极、源极和漏极上均可设置接触孔，第一金属层m1形成于衬底上。其中，衬底可以是n型衬底(n
‑
sub)，栅极、源极、漏极、接触孔可以通过本领域中的常规方法或改进后的方法加工形成，在此不作限定。
43.本技术实施例还提供了一种半导体芯片，半导体芯片包括上述任一实施例的cmos结构100。
44.本技术实施例提供的半导体芯片，由于采用了上述实施例的cmos结构100，因而其同样具有上述实施例中的cmos结构100的技术方案所带来的技术效果，在此不再赘述。
45.本技术实施例还提供了一种电子装置，电子装置包括上述的半导体芯片。电子装置可以是采用上述的半导体芯片的传感器、控制器或需采用处理器的手表、音响设备、手机等电子设备，但不限于此。
46.本实用新型实施例提供的电子装置，由于采用了上述实施例的cmos结构100，因而其同样具有上述实施例中的cmos结构100的技术方案所带来的技术效果，在此不再赘述。
47.以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。