技术特征：
1.一种半导体装置，其中，具备dc－dc转换器，该dc－dc转换器具有初级侧电路和包含第1半导体封装的次级侧电路，该第1半导体封装收容有包含第1半导体元件及第2半导体元件在内的第1半导体元件组，所述第1半导体元件与所述第2半导体元件层叠，所述第1半导体元件组为mosfet、igbt或二极管，所述第1半导体封装中包含有如下的第1引线框：在所述第1半导体元件组为mosfet的情况下，所述第1引线框使所述第1半导体元件的源极电极与所述第2半导体元件的源极电极在所述第1半导体元件与所述第2半导体元件的层叠方向上对置而电连接，在所述第1半导体元件组为igbt的情况下，所述第1引线框使所述第1半导体元件的发射极电极与所述第2半导体元件的发射极电极在所述第1半导体元件与所述第2半导体元件的层叠方向上对置而电连接，或在所述第1半导体元件组为二极管的情况下，所述第1引线框使所述第1半导体元件的阴极电极与所述第2半导体元件的阴极电极在所述第1半导体元件与所述第2半导体元件的层叠方向上对置而电连接，所述第1引线框位于所述第1半导体元件与所述第2半导体元件之间。2.如权利要求1所述的半导体装置，其中，所述第1半导体封装包含与所述第1引线框连接的第1共用端子，所述第1共用端子与所述次级侧电路的低电位侧输出端子电连接。3.如权利要求1或2所述的半导体装置，其中，在所述第1半导体元件组为mosfet的情况下，所述第1引线框与所述第1半导体元件的源极电极及所述第2半导体元件的源极电极相接，在所述第1半导体元件组为igbt的情况下，所述第1引线框与所述第1半导体元件的发射极电极及所述第2半导体元件的发射极电极相接，在所述第1半导体元件组为二极管的情况下，所述第1引线框与所述第1半导体元件的阴极电极及所述第2半导体元件的阴极电极相接。4.如权利要求1或2所述的半导体装置，其中，所述dc－dc转换器为双晶正激型、半桥型或全桥型。5.如权利要求1或2所述的半导体装置，其中，在所述第1半导体封装内包含第3半导体元件，所述第3半导体元件包含于所述第1半导体元件组，在所述第1半导体元件组为mosfet的情况下，所述第3半导体元件的源极电极与所述第1共用端子电连接，在所述第1半导体元件组为igbt的情况下，所述第3半导体元件为igbt，所述第3半导体元件的发射极电极与所述第1共用端子电连接，在所述第1半导体元件组为二极管的情况下，所述第3半导体元件为二极管，所述第3半导体元件的阴极电极与所述第1共用端子电连接。6.如权利要求1或2所述的半导体装置，其中，在所述初级侧电路中包含第2半导体封装，该第2半导体封装收容有包含第4半导体元件及第5半导体元件在内的第2半导体元件组，所述第2半导体元件组为mosfet或igbt，
所述第2半导体封装中包含有如下第2引线框，在所述第2半导体元件组为mosfet的情况下，所述第2引线框使所述第4半导体元件的源极电极与所述第5半导体元件的源极电极对置而电连接，或在所述第2半导体元件组为igbt的情况下，所述第2引线框使所述第4半导体元件的发射极电极与所述第5半导体元件的发射极电极对置而电连接，所述第2引线框位于所述第4半导体元件与所述第5半导体元件之间，所述第2半导体封装包含与所述第2引线框连接的第2共用端子，所述第2共用端子与所述初级侧电路的低电位侧输入端子电连接。7.如权利要求6所述的半导体装置，其中，在所述第2半导体封装内任意地包含第6半导体元件，所述第6半导体元件包含于所述第2半导体元件组，在所述第2半导体元件组为mosfet的情况下，所述第6半导体元件的源极电极与所述第2共用端子电连接，在所述第2半导体元件组为igbt的情况下，所述第6半导体元件为igbt，所述第6半导体元件的发射极电极与所述第2共用端子电连接。8.如权利要求6所述的半导体装置，其中，在所述初级侧电路中包含第3半导体封装，该第3半导体封装收容有包含第7半导体元件及第8半导体元件在内的第3半导体元件组，所述第2半导体元件组及所述第3半导体元件组为mosfet或igbt，所述第3半导体封装中包含有第3引线框，该第3引线框使所述第7半导体元件的集电极电极与所述第8半导体元件的集电极电极对置而电连接，或使所述第7半导体元件的集电极电极与所述第8半导体元件的集电极电极对置而电连接，所述第3引线框位于所述第7半导体元件与所述第8半导体元件之间，所述第3半导体封装包含与所述第3引线框连接的第3共用端子，所述第3共用端子与所述初级侧电路的高电位侧输入端子电连接。9.一种半导体装置，其中，包含第5半导体封装，该第5半导体封装收容有包含第11半导体元件及第12半导体元件在内的第5半导体元件组，在所述第5半导体封装中，所述第11半导体元件与所述第12半导体元件层叠，所述第5半导体元件组为igbt、双极型晶体管、mosfet或fet，所述第11半导体元件为p沟道型的半导体元件，所述第12半导体元件为n沟道型的半导体元件，所述第5半导体封装中包含有如下第5引线框，在所述第5半导体元件组为igbt或双极型晶体管的情况下，所述第5引线框使所述第11半导体元件的集电极电极与所述第12半导体元件的集电极电极在所述第11半导体元件与所述第2半导体元件的层叠方向上对置而电连接，在所述第5半导体元件组为mosfet或fet的情况下，所述第5引线框使所述第11半导体元件的漏极电极与所述第12半导体元件的漏极电极在所述第1半导体元件与所述第2半导体元件的层叠方向上对置而电连接，所述第5引线框位于所述第1半导体元件与所述第2半导体元件之间。10.如权利要求9所述的半导体装置，其中，
所述半导体装置是具有逆变器电路的电力变换装置或信号放大器。
技术总结
一种电力密度提高的半导体装置，具备具有初级侧电路和包含第1半导体封装的次级侧电路的DC－DC转换器，第1半导体封装收容有包含第1及第2半导体元件的第1半导体元件组，第1及第2半导体元件层叠，第1半导体封装包含第1引线框，在第1半导体元件组为MOSFET的情况下，使第1与第2半导体元件的源极电极在第1及第2半导体元件的层叠方向对置而电连接，在第1半导体元件组为IGBT的情况下，使第1与第2半导体元件的发射极电极在第1第2半导体元件的层叠方向对置而电连接，或在第1半导体元件组为二极管的情况下，使第1与第2半导体元件的阴极电极在第1及第2半导体元件的层叠方向对置而电连接，第1引线框位于第1与第2半导体元件之间。第1引线框位于第1与第2半导体元件之间。第1引线框位于第1与第2半导体元件之间。
技术研发人员：山本洋
受保护的技术使用者：东芝电子元件及存储装置株式会社
技术研发日：2022.02.21
技术公布日：2023/3/27