具有不同宽度导电接触点的半导体元件结构及其制备方法与流程

具有不同宽度导电接触点的半导体元件结构及其制备方法
1.交叉引用
2.本技术案主张2021年7月28日申请的美国正式申请案第17/387,203号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
3.本公开涉及一种半导体元件结构及其制备方法。特别涉及一种具有不同宽度的导电接触点的半导体元件结构及其制备方法。


背景技术：

4.对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同形态与尺寸规模，整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同形态的半导体装置的整合(integration)。
5.然而，该等半导体元件的制造与整合包含许多复杂步骤与操作。在该等半导体元件中的整合变得越加复杂。该等半导体元件的制造与整合的复杂度中的增加可造成多个缺陷。据此，有持续改善该等半导体元件的制造流程的需要，以便对付该等缺陷并可加强其效能。
6.上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。


技术实现要素：

7.本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一介电层，设置在一半导体基底上；以及一第一导电接触点，穿经该介电层。该第一导电接触点包括一第一金属填充层以及一金属硅化物结构，该金属硅化物结构围绕该第一金属填充层。该半导体元件结构亦包括一第二导电接触点，穿经该介电层。该第二导电接触点包括一第二金属填充层以及一第二金属硅化物结构，该第二金属硅化物结构围绕该第二金属填充层，且该第一导电接触点的一第一宽度不同于该第二导电接触点的一第二宽度。
8.本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一介电层，设置在一半导体基底上；以及一导电接触点，穿经该介电层。该半导体元件结构亦包括一金属氧化物层，将该导电接触点与该介电层分隔开。该导电接触点与该金属氧化物层包含一相同金属。
9.本公开的再另一实施例提供一种半导体元件结构的制备方法。该半导体元件结构的制备方法包括形成一介电层在一半导体基底上；以及形成一第一开孔以及一第二开孔以穿经该介电层。该第一开孔的一第一宽度不同于该第二开孔的一第二宽度。该制备方法亦
包括分别形成一第一金属硅化物结构以及一第二金属硅化物结构在该第一开孔与该第二开孔中。形成该第一金属硅化物结构以及该第二金属硅化物结构包括形成一第一含硅层以及一第二含硅层以分别加衬该第一开孔与该第二开孔；以及将该第一含硅层与该第二含硅层分别转变成一第一金属硅化物层以及一第二金属硅化物层。该制备方法还包括以一第一金属填充层填满该第一开孔的一余留部分以及以一第二金属填充层填满该第二开孔的一余留部分。
10.本公开的再另一实施例提供一种半导体元件结构的制备方法。该半导体元件结构的制备方法包括形成一牺牲层在一半导体基底上；以及形成一开孔以穿经该牺牲层。该制备方法亦包括以一金属柱填满该开孔；以及在该金属柱形成之后移除该牺牲层。该制备方法还包括在该牺牲层移除之后缩减该金属柱的一宽度。
11.在一些实施例中，通过一氧化工艺以缩减该金属柱的该宽度，以使该金属柱的一部分转变成一金属氧化物层。在一些实施例中，该金属氧化物层覆盖该金属柱的一余留部分的一上表面以及各侧壁。在一些实施例中，该制备方法还包括形成一介电层以覆盖该金属氧化物层；以及执行一平坦化工艺以暴露该第一金属柱的该余留部分。在一些实施例中，该制备方法还包括移除该金属氧化物层以暴露该第一金属柱的该余留部分；以及形成一介电层以覆盖该第一金属柱的该余留部分。此外，该制备方法包括执行一平坦化工艺以暴露该第一金属柱的该余留部分。
12.在本公开中提供一种半导体元件结构及其制备方法的一些实施例。在一些实施例中，该半导体元件结构包括多个导电接触点，其穿经在一半导体基底上的一介电层。每一导电接触点具有一金属填充层以及一金属硅化物结构，该金属硅化物结构围绕该金属填充层。在一些实施例中，该等导电接触点具有不同宽度。由于具有不同宽度的该等导电接触点的制作技术可包含使用类似材料以及类似处理步骤，所以该半导体元件结构的制备方法是简单的并可降低该半导体元件结构的制造成本及时间。
13.上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
14.参阅实施方式与权利要求合并考量附图时，可得以更全面了解本技术案的揭示内容，附图中相同的元件符号指相同的元件。
15.图1是剖视示意图，例示本公开一些实施例的半导体元件结构。
16.图2是剖视示意图，例示本公开一些实施例的半导体元件结构。
17.图3是剖视示意图，例示本公开一些实施例的半导体元件结构。
18.图4是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法。
19.图5是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法。
20.图6是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成一介电层在一半导体基底上的中间阶段。
21.图7是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成一图案化遮罩(掩膜)在该介电层上的中间阶段。
22.图8是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间蚀刻该介电层以形成多个开孔的中间阶段。
23.图9是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间移除图案化遮罩的中间阶段。
24.图10是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成多个含硅层以加衬该等开孔的中间阶段。
25.图11是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间将该等含硅层转变成多个金属硅化物层的中间阶段。
26.图12是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间重复形成该等含硅层的步骤的中间阶段。
27.图13是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间重复将该等含硅层转变成该等金属硅化物层的步骤的中间阶段。
28.图14是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成多个金属硅化物结构的中间阶段。
29.图15是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成多个开孔在一半导体基底中的一牺牲层中的中间阶段。
30.图16是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间以多个金属柱填满该等开孔的中间阶段。
31.图17是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间移除牺牲层的中间阶段。
32.图18是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间执行一氧化工艺以将该等金属柱的一些部分转变成多个金属氧化物层的中间阶段。
33.图19是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成一介电层在该等金属氧化物层上的中间阶段。
34.图20是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间移除该等金属氧化物层的中间阶段。
35.附图标记说明：
36.10：制备方法
37.30：制备方法
38.100：半导体元件
39.101：半导体基底
40.103：介电层
41.105：图案化遮罩
42.110a：开孔
43.110b：开孔
44.120a：开孔
45.120b：开孔
46.123a：含硅层
47.123b：含硅层
48.125a：金属硅化物层
49.125b：金属硅化物层
50.133a：含硅层
51.133b：含硅层
52.135a：金属硅化物层
53.135b：金属硅化物层
54.145a：金属硅化物结构
55.145b：金属硅化物结构
56.147a：金属填充层
57.147b：金属填充层
58.149a：导电接触点
59.149b：导电接触点
60.200a：半导体元件结构
61.200b：半导体元件结构
62.201：半导体基底
63.203：牺牲层
64.210：开孔
65.213：金属柱
66.213’：导电接触点
67.215：金属氧化物层
68.217：介电层
69.b1：下表面
70.b2：下表面
71.b3：下表面
72.b4：下表面
73.s11：步骤
74.s13：步骤
75.s15：步骤
76.s17：步骤
77.s19：步骤
78.s21：步骤
79.s31：步骤
80.s33：步骤
81.s35：步骤
82.s37：步骤
83.s39：步骤
84.s41：步骤
85.s43：步骤
86.s45：步骤
87.sw1：侧壁
88.sw2：侧壁
89.sw3：侧壁
90.t1：上表面
91.t2：上表面
92.t3：上表面
93.t4：上表面
94.t5：上表面
95.t6：上表面
96.t7：上表面
97.w1：宽度
98.w2：宽度
99.w3：宽度
100.w3’：宽度
具体实施方式
101.以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
102.此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
103.图1是剖视示意图，例示本公开一些实施例的半导体元件100。在一些实施例中，半导体元件100包括一介电层103，设置在一半导体基底101上；以及导电接触点149a、149b设置在介电层103中。在一些实施例中，导电接触点149a、149b穿经介电层103以接触半导体基底101。
104.在一些实施例中，导电接触点149a包括一金属填充层147a以及一金属硅化物结构145a，金属硅化物结构145a围绕金属填充层147a；而导电接触点149b包括一金属填充层147b以及一金属硅化物结构145b，金属硅化物结构145b围绕金属填充层147b。在一些实施例中，金属填充层147a通过金属硅化物结构145a而与介电层103及半导体基底101分隔开；而金属填充层147b通过金属硅化物结构145b而与介电层103及半导体基底101分隔开。在一些实施例中，金属填充层147a直接接触金属硅化物结构145a，而金属填充层147b直接接触
金属硅化物结构145b。
105.再者，在一些实施例中，导电接触点149a的金属硅化物结构145a的上表面t1大致齐平于导电接触点149a的金属填充层147a的上表面t2，导电接触点149b的金属硅化物结构145b的上表面t3大致齐平于导电接触点149b的金属填充层147b的上表面t4。在本公开的内容中，字词“大致地(substantially)”意指较佳者为90％，更佳者为95％，再更佳者为98％，且最佳者为99％。在一些实施例中，导电接触点149a具有一宽度w1，导电接触点149b具有一宽度w2，且宽度w2大于宽度w1。
106.图2是剖视示意图，例示本公开一些实施例的半导体元件结构200a。在一些实施例中，半导体元件结构200a包括一介电层217，设置在一半导体基底201上；以及多个导电接触点213’，设置在介电层217中。虽然图2显示半导体元件结构200a包括两个导电接触点213’，但是本公开并不以此为限。在一些实施例中，半导体元件结构200a可取决于半导体元件结构200a的功能所需而具有更多或更少的导电接触点213’。
107.再者，在一些实施例中，半导体元件结构200a亦包括多个金属氧化物层215，设置在该等导电接触点213’与介电层217之间。在一些实施例中，该等导电接触点213’通过该等金属氧化物层215而与介电层217分隔开。在一些实施例中，该等导电接触点213’与该等金属氧化物层215包含相同金属。
108.在一些实施例中，该等金属氧化物层215的各上表面t5大致齐平于该等导电接触点213’的上表面t6。在一些实施例中，该等金属氧化物层215的各下表面b1大致齐平于该等导电接触点213’的各下表面b2。在一些实施例中，该等导电接触点213’与该等金属氧化物层215直接接触半导体基底201。
109.在本公开的一些实施例中，半导体元件结构200a(如图1所示)亦可包括多个金属氧化物层(如图2所示)，设置在该等导电接触点与介电层之间，为了清楚，其在文中不再重复。
110.图3是剖视示意图，例示本公开一些实施例的半导体元件结构200b。图3中的半导体元件结构200b类似于图2中的半导体元件结构200a。然而，在图3中，移除该等金属氧化物层215，以使该等导电接触点213’直接接触介电层217。
111.图4是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法10，例如图1所示的半导体元件结构100，而制备方法10包括步骤s11、s13、s15、s17、s19以及s21。图5是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法30，例如图2及图3的半导体元件结构200a、200b，而制备方法30包括步骤s31、s33、s35、s37、s39、s41、s43以及s45。图4的步骤s11到s21以及图5的步骤s31到s45结合下列附图进行详细描述。
112.图6到图14是剖视示意图，例示本公开各式不同实施例通过图4的制备方法10形成半导体元件结构100的不同阶段。如图6所示，提供一半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。另外或是此外，半导体基底101可包含元素(elementary)半导体材料、化合物(compound)半导体材料及/或合金半导体材料。元素半导体材料的例子可包括结晶硅(crystal silicon)、多晶硅(polycrystalline silicon)、非晶硅(amorphous silicon)、锗及/或钻石，但并不以此为限。化合物半导体材料的例子可包括碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)，但并
不以此为限。合金半导体材料的例子可包括硅锗(sige)、磷砷化镓(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化镓铟(gainas)、磷化镓铟(gainp)及/或磷砷化镓铟(gainasp)，但并不以此为限。
113.在一些实施例中，半导体基底101包括一外延层(epitaxial layer)。举例来说，半导体基底101具有一外延层，覆盖一块状(bulk)半导体上。在一些实施例中，半导体基底101为一绝缘体上覆半导体(semiconductor-on-insulator)基底，其可包括一基底、一埋入氧化物层(buried oxide layer)以及一半导体层，而埋入氧化物层位在基底上，半导体层位在埋入氧化物层上，而绝缘体上覆半导体基底例如一绝缘体上覆硅(silicon-on-insulator，soi)基底、一绝缘体上覆硅锗(silicon germanium-on-insulator，sgoi)基底或一绝缘体上覆锗(germanium-on-insulator，goi)基底。绝缘体上覆半导体基底可使用氧离子注入分离(separation by implanted oxygen，simox)、晶圆接合(wafer bonding)及/或其他可应用的方法制造。
114.如图6所示，依据一些实施例，一介电层103形成在半导体基底101上。其对应步骤示出在如图4所示的方法10中的步骤s11。在一些实施例中，介电层103包含氧化硅、氮化硅、氮氧化硅、一低介电常数的介电材料或其他适合的材料。介电层103的制作技术可包含一沉积工艺，例如一化学气相沉积(cvd)工艺、一物理气相沉积(pvd)工艺、一原子层沉积(ald)工艺、一旋转涂布工艺或其他适合的方法。
115.接下来，如图7所示，依据一些实施例，具有开孔110a、110b的一图案化遮罩105形成在介电层103上。在一些实施例中，介电层103通过开孔110a、110b而暴露。在一些实施例中，开孔110a的宽度大致等于导电接触点149a(如图1所示)的宽度w1。因此，开孔110a的宽度w1与导电接触点149a的宽度w1以相同元件编号表示。再者，开孔110b的宽度w2大致等于导电接触点149b(如图1所示)的宽度w2。因此，开孔110b的宽度w2与导电接触点149b的宽度w2以相同元件编号表示。在一些实施例中，开孔110b在图案化遮罩105中的各宽度w2大于开孔110b在图案化遮罩105中的各宽度w1。
116.然后，如图8所示，依据一些实施例，使用图案化遮罩105当作一蚀刻遮罩在介电层103上执行一蚀刻工艺，以使开孔120a、120b形成在介电层103中。蚀刻工艺可为一湿蚀刻工艺、一干蚀刻工艺及其组合。在一些实施例中，开孔120a的宽度大致等于开孔110a的宽度w1，而开孔120b的宽度大致等于开孔110b的宽度w2。因此，开孔120b的宽度大于开孔120a的宽度。此外，依据一些实施例，开孔120a、120b穿经介电层103，以使半导体基底101通过开孔120a、120b而暴露。其对应步骤示出在如图4所示的方法10中的步骤s13。
117.如图9所示，依据一些实施例，在开孔120a、120b形成在介电层103中之后，移除图案化遮罩105。在一些实施例中，通过一剥离工艺(stripping process)、一灰化工艺(ashing process)、一蚀刻工艺或其他适合的工艺。
118.接着，如图10所示，依据一些实施例，形成含硅层123a、123b以分别加衬开孔120a、120b。其对应步骤示出在如图4所示的方法10中的步骤s15。在一些实施例中，含硅层123a覆盖开孔120a的各侧壁sw1以及下表面b3，而含硅层123b覆盖开孔120b的各侧壁sw2以及下表面b4。
119.在一些实施例中，含硅层123a、123b的制作技术可包含将开孔120a、120b浸渍在至少一含硅前驱物中，例如sih4、si2h6、si3h8、sih2cl2、其他含硅前驱物或其组合。应当理解，
依据一些实施例，开孔120a、120b并未完全被含硅层123a、123b所填满。
120.接下来，如图11所示，依据一些实施例，将含硅层123a、123b转变成金属硅化物层125a、125b。其对应步骤示出在如图4所示的方法10中的步骤s17。在一些实施例中，通过形成一金属材料(图未示)在含硅层123a、123b上以及在此之后执行一退火工艺以使该金属材料与含硅层123a、123b进行反应，以将含硅层123a、123b转变成金属硅化物层125a、125b。
121.在一些实施例中，该金属材料包含ni、ti、co、ta、pt、yb、mo、er或其组合。在一些实施例中，金属硅化物层125a、125b包含nisi、tisi、cosi、tasi或一适合金属材料的一硅化物材料。
122.在一些实施例中，在金属硅化物层125a、125b形成之后，即获得如图1所示的金属硅化物结构145a、145b。在这些例子中，该工艺可从直接步骤s17到图s21进行。在一些实施例中，依序重复步骤s15及s17以形成金属硅化物结构145a、145b，如定向工艺箭头s19所示。在这些例子中，如图12所示，依据一些实施例，含硅层133a、133b形成在硅化物层125a、125b上。用于形成含硅层133a、133b的一些工艺类似于或相同于用于形成含硅层123a、123b的工艺，且在文中不再重复其详细描述。如图13所示，依据一些实施例，在含硅层133a、133b形成之后，将含硅层133a、133b转变成金属硅化物层135a、135b。用于形成金属硅化物层135a、135b的一些材料与工艺类似于或相同于用于形成金属硅化物层125a、125b的材料与工艺，且在文中不再重复其详细描述。
123.取决于半导体元件结构100的功能需求，步骤s15及步骤s17可重复多次。换言之，依据一些实施例，金属硅化物结构145a、145b可包括多个子层，例如金属硅化物层125a、125b、135a、135b。依据一些实施例，形成在开孔120a、120b的金属硅化物结构145a、145b为如图14所示。应当理解，依据一些实施例，开孔120a、120b并未完全被金属硅化物结构145a、145b所覆盖。
124.然后，如图1所示，依据一些实施例，以金属填充层147a、147b分别填满开孔120a、120b的一些余留部分。其对应步骤示出在如图4所示的方法10中的步骤s21。在一些实施例中，金属填充层147a、147b可以相同处理步骤而同时形成。举例来说，金属填充层147a、147b的制作技术可包含一沉积工艺以及继续的一平坦化工艺。沉积工艺可包括一cvd工艺、一pvd工艺、ald工艺、一旋转涂布工艺、其他适合方法或其组合。平坦化工艺可包括一化学机械研磨(cmp)工艺。
125.在一些实施例中，金属填充层147a、147b可通过不同步骤而分开形成。举例来说，在金属填充层147a形成之后，形成金属填充层147b。此外，依据一些实施例，金属填充层147a、147b包含一导电材料，例如cu、w、al、ti、ta、au、ag。在金属填充层147a、147b形成之后，即获得具有不同宽度的导电接触点149a、149b的半导体元件结构100。
126.图15到图19是剖视示意图，例示本公开各式不同实施例通过图5的制备方法30形成半导体元件结构200a的不同阶段。如图15所示，提供类似于半导体元件结构100的半导体基底101的一半导体基底201，以及一牺牲层203形成在半导体基底201上。在一些实施例中，牺牲层203具有多个开孔210，以暴露半导体基底201。
127.在一些实施例中，牺牲层203包含一介电材料。举例来说，牺牲层203包含氧化硅、氮化硅、氮氧化硅、一低介电常数的介电材料或其他适合的材料。牺牲层203的制作技术可包含一沉积工艺，例如一cvd工艺、一pvd工艺、一ald工艺、一旋转涂布工艺或其他适合的方
法。此外，穿经牺牲层203的每一开孔210具有一宽度w3。在牺牲层203中的该等开孔210的制作技术可包含一蚀刻工艺，例如一湿蚀刻工艺、一干蚀刻工艺及其组合。其对应步骤示出在如图5所示的方法30中的步骤s31及s33。
128.接着，如图16所示，依据一些实施例，以多个金属柱213填满该等开孔210。其对应步骤示出在如图5所示的方法30中的步骤s35。在一些实施例中，该等金属柱213的各宽度大致等于该等开孔210的各宽度w3。在一些实施例中，该等金属柱213包含一导电材料，例如al、cu、w、ti、ta或其组合。在一些实施例中，该等金属柱213的制作技术包含一沉积工艺以及继续的一平坦化工艺。沉积工艺包括一cvd工艺、一pvd工艺、一ald工艺、一喷溅工艺、一镀覆工艺、其他适合的方法或其组合。平坦化工艺包括一cmp工艺。
129.如图17所示，依据一些实施例，在该等金属柱213形成之后，移除牺牲层203。其对应步骤示出在如图5所示的方法30中的步骤s37。在一些实施例中，通过一蚀刻工艺、一剥离工艺、一灰化工艺或其他适合的工艺以移除牺牲层203。在牺牲层203移除之后，该等金属柱213从半导体基底201的上表面突伸。
130.接下来，如图18所示，依据一些实施例，缩减该等金属柱213的宽度(例如宽度w3)。在一些实施例中，通过执行一氧化工艺以缩减该等金属柱213的宽度，以使该等金属柱213的一些部分转变成该等金属氧化物层215，并获得该等金属柱213’的该等余留部分(亦表示成该等导电接触点)。其对应步骤示出在如图5所示的方法30中的步骤s39。
131.在一些实施例中，该等金属柱213’的该等余留部分的该等结果的宽度w3’小于该等金属柱213的该等原始宽度w3。在一些实施例中，该等金属柱213的各外部(例如该等金属柱213的该等上部以及该等侧壁部)转变成该等金属氧化物层215。因此，依据一些实施例，该等金属氧化物层215形成在该等金属柱213’的该等余留部分的各侧壁sw3以及上表面t7。
132.移除该等金属氧化物层215的步骤s41为可选的(optional)。如图19所示，依据一些实施例，在形成半导体元件结构200a的该等实施例中，在该等金属氧化物层215形成之后即跳过步骤s41，并形成一介电层217以覆盖该等金属氧化物层215以及该等金属柱213’的该等余留部分213’。其对应步骤示出在如图5所示的方法30中的步骤s43。在一些实施例中，介电层217包含氧化硅、氮化硅、氮氧化硅、一低介电常数的介电材料或是其他适合的材料。介电层217的制作技术可包含一沉积工艺，例如一cvd工艺、一pvd工艺、一ald工艺、一旋转涂布工艺或其他适合的方法。
133.然后，如图2所示，依据一些实施例，执行一平坦化工艺，以移除介电层217与该等金属氧化物层215的的一些多余部分，以使该等金属柱213’的该等余留部分暴露。其对应步骤示出在如图5所示的方法30中的步骤s45。平坦工艺可包括一cmp工艺。在平坦化工艺执行之后，即获得半导体元件结构200a。
134.图20是剖视示意图，例示本公开各式不同实施例通过图5的制备方法30形成半导体元件结构200a的中间阶段。用于形成半导体元件结构200b的一些工艺类似于或相同于用于形成半导体元件结构200a的工艺，且在文中不再重复其详细描述。在一些实施例中，在图18的结构上执行移除该等金属氧化物层215的步骤s41，以使该等金属柱213’的该等余留部分的上表面与该等侧壁暴露。然后，如图3所示，依据一些实施例，形成介电层217以覆盖图20的结构，并执行一平坦化工艺以暴露该等金属柱213’的该等余留部分(例如步骤s43及s45)。在平坦化工艺执行之后，即获得半导体元件结构200b。在一些实施例中，该等金属柱
213’的该等余留部分的各侧壁直接接触介电层217。
135.在本公开的一些实施例中，如图15到图19所示的制造流程亦可应用于以类似方式制备具有不同宽度的多个导电接触点在该介电层中，其为了清楚，所以不在文中重复。
136.在本公开中提供一种半导体元件结构100、200a、200b及其制备方法的一些实施例。在一些实施例中，半导体元件结构100包括多个导电接触点149a、149b，其穿经在半导体基底101上的介电层103。导电接触点149a具有金属填充层147a以及金属硅化物结构145a，金属硅化物结构145a围绕金属填充层147a；而导电接触点149b具有金属填充层147b以及金属硅化物结构145b，金属硅化物结构145b围绕金属填充层147b。在一些实施例中，导电接触点149a、149b具有不同宽度(例如宽度w1与w2是不同的)。具有不同宽度的导电接触点149a、149b的制作技术可包含使用类似材料以及类似处理步骤。因此，半导体元件结构100的制备方法是简单的并可降低半导体元件结构100的制造成本及时间。
137.在一些实施例中，半导体元件结构200a包括多个导电接触点213’，形成在半导体基底201上的介电层217中。在一些实施例中，半导体元件结构200a亦包括该等金属氧化物层215，将该等导电接触点213’与介电层217分隔开。该等导电接触点213’的制作技术包括在该等金属柱213上执行一处理工艺(例如氧化工艺)，以缩减该等金属柱213的宽度，且该等金属柱213的该等余留部分变成该等导电接触点213’。在一些实施例中，该等金属氧化物层215的制作技术亦包含该处理工艺。因此，半导体元件结构200a的制备方法是简单的并可降低半导体元件结构200a的制造成本及时间。
138.本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一介电层，设置在一半导体基底上；以及一第一导电接触点，穿经该介电层。该第一导电接触点包括一第一金属填充层以及一金属硅化物结构，该金属硅化物结构围绕该第一金属填充层。该半导体元件结构亦包括一第二导电接触点，穿经该介电层。该第二导电接触点包括一第二金属填充层以及一第二金属硅化物结构，该第二金属硅化物结构围绕该第二金属填充层，且该第一导电接触点的一第一宽度不同于该第二导电接触点的一第二宽度。
139.本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一介电层，设置在一半导体基底上；以及一导电接触点，穿经该介电层。该半导体元件结构亦包括一金属氧化物层，将该导电接触点与该介电层分隔开。该导电接触点与该金属氧化物层包含一相同金属。
140.本公开的再另一实施例提供一种半导体元件结构的制备方法。该半导体元件结构的制备方法包括形成一介电层在一半导体基底上；以及形成一第一开孔以及一第二开孔以穿经该介电层。该第一开孔的一第一宽度不同于该第二开孔的一第二宽度。该制备方法亦包括分别形成一第一金属硅化物结构以及一第二金属硅化物结构在该第一开孔与该第二开孔中。形成该第一金属硅化物结构以及该第二金属硅化物结构包括形成一第一含硅层以及一第二含硅层以分别加衬该第一开孔与该第二开孔；以及将该第一含硅层与该第二含硅层分别转变成一第一金属硅化物层以及一第二金属硅化物层。该制备方法还包括以一第一金属填充层填满该第一开孔的一余留部分以及以一第二金属填充层填满该第二开孔的一余留部分。
141.本公开的再另一实施例提供一种半导体元件结构的制备方法。该半导体元件结构的制备方法包括形成一牺牲层在一半导体基底上；以及形成一开孔以穿经该牺牲层。该制
备方法亦包括以一金属柱填满该开孔；以及在该金属柱形成之后移除该牺牲层。该制备方法还包括在该牺牲层移除之后缩减该金属柱的一宽度。
142.本公开的该等实施例具有一些有利的特征。在一些实施例中，半导体元件结构包括具有不同宽度的多个导电接触点，且每一个导电接触点包括一金属填充层以及一金属硅化物结构，该金属硅化物结构围绕该金属填充层。具有不同宽度的该等导电接触点的该半导体元件结构的制备方法可为简单的，并可降低该半导体元件结构的制造成本与时间。
143.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
144.再者，本技术案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本技术案的权利要求内。