具有后端存储器和互连的电馈通网络的集成电路器件的制作方法

具有后端存储器和互连的电馈通网络的集成电路器件


背景技术：

1.在过去的几十年里，集成电路(ic)中的特征的缩小已经成为不断增长的半导体工业背后的驱动力。缩小到越来越小的特征使得能够在半导体芯片的有限基板面积上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上结合更多数量的存储器或逻辑器件，从而有助于制造具有增加容量的产品。然而，对不断增加的容量的驱动不是没有问题。优化每个ic管芯和包括一个或多个管芯的每个ic封装的性能的必要性变得越来越重要。
附图说明
2.根据结合附图的以下具体实施方式，将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
3.图1提供了根据本公开内容的各种实施例的其中可以实施后端存储器和互连的电馈通网络的ic器件的示意图。
4.图2提供了根据本公开内容的一些实施例的一个存取晶体管(1t)和一个电容器(1c)(1t-1c)存储器单元的电路图。
5.图3a-3b分别是根据本公开内容的一些实施例的具有存取薄膜晶体管(tft)的示例基于tft的存储器单元的截面图和平面图。
6.图4a-4b是根据本公开内容的一些实施例的图3a-3b的存储器单元中的存取tft的示例结构的截面图。
7.图5提供了根据本公开内容的一些实施例的1t-1c存储器单元阵列的电路图。
8.图6a-6c是根据本公开内容的一些实施例的具有后端存储器和互连的电馈通网络的示例ic器件的截面图。
9.图7是根据本公开内容的一些实施例的制造具有后端存储器和互连的电馈通网络的ic器件的说明性方法的流程图。
10.图8提供了根据本公开内容的一些实施例的具有后端存储器和互连的电馈通网络的ic器件的俯视图的示意图。
11.图9a-9b是根据本文公开的任何实施例的包括后端存储器和互连的电馈通网络的晶圆和管芯的顶视图。
12.图10是根据本文公开的任何实施例的可以包括后端存储器和互连的电馈通网络的ic器件的一侧的截面侧视图。
13.图11是根据本文公开的任何实施例的可以包括具有后端存储器和互连的电馈通网络的一个或多个ic器件的ic封装的截面侧视图。
14.图12是根据本文公开的任何实施例的ic器件组件的截面侧视图，该ic器件组件可以包括具有后端存储器和互连的电馈通网络的一个或多个ic器件。
15.图13是根据本文公开的任何实施例的示例计算设备的框图，该示例计算设备可以包括具有后端存储器和互连的电馈通网络的一个或多个ic器件。
具体实施方式
16.本公开内容的系统、方法和器件各自具有若干创新方面，其中没有单一方面单独负责本文所公开的所有期望属性。在以下描述和附图中阐述了本说明书中描述的主题的一个或多个实施方式的细节。
17.公开了具有后端存储器和ic器件的相对侧之间的互连的电馈通网络的ic器件，以及相关联组件、封装及方法。示例ic器件包括：背侧互连结构，包括背侧互连；前端层(也称为前段制程(feol)层)，包括前端晶体管；后端层(也称为后段制程(beol)层)，包括后端存储器单元和后端互连；以及正侧互连结构，包括正侧互连。在这样的ic器件中，前端层在背侧互连结构与后端层之间，后端层在前端层与正侧互连结构之间，并且背侧互连中的至少一个通过背侧互连中的两个或更多个的电馈通网络电耦接到正侧互连中的至少一个。
18.虽然本公开内容的描述可以提及提供在ic器件的给定层中的逻辑器件(例如，使用feol层的前端晶体管实施)或存储器单元，但本文所述的ic器件的每一层还可以包括除本文所述的逻辑或存储器器件以外的其他类型的器件。例如，在一些实施例中，具有逻辑晶体管的feol层也可以包括存储器单元和/或具有存储器单元的beol层也可以包括逻辑晶体管。通常，feol层可以包括一个或多个层，每层包括前端部件和/或互连，并且beol层可以包括一个或多个层，每层包括后端部件(例如，后端存储器)和/或互连。
19.本公开内容的一些实施例可以提及动态随机存取存储器(dram)，并且特别地，嵌入式dram(edram)。然而，本公开内容的实施例同样适用于使用其他技术实施的后端存储器。因此，通常，本文描述的后端存储器可以被实施为edram单元、自旋转移矩随机存取存储器(sttram)单元、交叉点存储器、nand存储器、静态随机存取存储器(sram)、电阻开关存储器或任何其他存储器类型。
20.此外，一些描述可以提及后端存储器是基于tft的存储器。然而，本公开内容的实施例同样适用于使用层转移而不是tft或除了tft之外还使用层转移来实施的后端存储器。
21.另外，一些描述可以提及晶体管的特定源极或漏极(s/d)区域是源极区域或漏极区域。然而，除非另有指明，否则晶体管的哪个区域被认为是源极区域以及哪个区域被认为是漏极区域并不重要，因为如在场效应晶体管(fet)领域中常见的，源极和漏极的指定通常是可互换的。因此，在本文中提供的源极和漏极区域的一些说明性实施例的描述可以应用于其中源极和漏极区域的指定可以颠倒的实施例。除非另有说明，否则在某些设置中，术语晶体管的s/d区域、s/d触点和s/d端子可以互换使用，尽管通常术语“s/d触点”用于指用于与晶体管的s/d区域接触的导电结构，而术语“s/d端子”通常可以指晶体管的s/d区域或s/d触点。
22.此外，虽然本文提供的一些描述可以提及晶体管是底栅晶体管，但是本公开内容的实施例不限于仅是该设计并且包括各种其他架构的晶体管或不同架构的混合。例如，在各种实施例中，本文描述的晶体管可以包括底栅晶体管、顶栅晶体管、finfet、纳米线晶体管、纳米带晶体管、平面晶体管等，所有这些都在本公开内容的范围内。
23.在以下具体实施方式中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。例如，术语“互连”可以用于描述由导电材料形成的任何互连结构，用于提供到与ic相关联的一个或多个部件的电连接和/或在各种这样的部件之间的电连接。通常，术语“互连”可以指导线(或，简单地，“线”，
有时也称为“迹线”或“沟槽”)和导电过孔(或，简单地，“过孔”)。一般地，在互连的上下文中，术语“导线”可以用于描述由提供在ic管芯的平面内的绝缘体材料(例如，低k电介质材料)隔离的导电元件。这些线通常堆叠成金属化堆叠体的若干层级或若干层。另一方面，术语“过孔”可以用于描述将不同层级的两条或更多条线互连的导电元件。为此，可以提供基本上垂直于ic管芯的平面的过孔，并且该过孔可以互连相邻层级中的两条线或不相邻的层级中的两条线。术语“金属化堆叠体”可以用于指用于提供到ic芯片的不同电路部件的连接的一个或多个互连的堆叠体。有时，线和过孔可以分别称为“金属迹线”和“金属过孔”，以强调这些元件包括诸如金属的导电材料的事实。
24.在另一示例中，术语“封装”和“ic封装”是同义的，术语“管芯”和“ic管芯”也是同义的，除非另有说明，否则术语“绝缘”意味着“电绝缘”，术语“传导”意味着“导电”。尽管本文可能以单数形式提及某些元件，但是这样的元件可以包括多个子元件。例如，“导电材料”可以包括一种或多种导电材料。如果使用术语“氧化物”、“碳化物”、“氮化物”等，则它们指分别包含氧、碳、氮等的化合物，术语“高k电介质”指具有比氧化硅更高的介电常数的材料，而术语“低k电介质”指具有比氧化硅更低的介电常数的材料。此外，术语“连接”可以用于描述被连接的事物之间的直接电或磁连接，而没有任何中间设备，而术语“耦接”可以用于描述被连接的事物之间的直接电或磁连接，或者通过一个或多个无源或有源中间器件的间接连接。术语“电路”可以用于描述被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“基本上”、“接近”、“近似”、“附近”和“大约”通常是指基于如本文所述或如本领域已知的特定值的上下文在目标值的+/-20％内。类似地，指示各种元件的取向的术语，例如“共面”、“垂直”、“正交”、“平行”或元件之间的任何其他角度，通常是指基于如本文所述或如本领域中已知的特定值的上下文在目标值的+/-5-20％内。
25.出于本公开内容的目的，短语“a和/或b”是指(a)、(b)或(a和b)。出于本公开内容的目的，短语“a、b和/或c”是指(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。当参考测量范围使用时，术语“之间”包括测量范围的端点。如本文所用，符号“a/b/c”是指(a)、(b)和/或(c)。
26.本说明书可以使用短语“在实施例中(in an embodiment)”或“在实施例中(in embodiments)”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开内容可以使用基于透视的描述，例如“之上”、“下方”、“顶部”、“底部”和“侧面”；这样的描述用于方便讨论，而不是旨在限制所公开的实施例的应用。附图不一定是按比例绘制的。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正在引用类似对象的不同实例，并且不旨在暗示如此描述的对象必须在时间上、空间上、在排序上或以任何其他方式处于给定序列中。
27.在以下具体实施方式中，参考形成其一部分的附图，并且在附图中通过说明示出了可以实践的实施例。应当理解，可以利用其他实施例，并且可以在不脱离本公开内容的范围的情况下进行结构或逻辑改变。因此，以下具体实施方式不应被理解为限制性的。为了方便，如果存在用不同字母命名的图的集合，例如图3a-3b，则这样的集合可以在本文中无字母地被提及，例如，如“图3”。为了不使图混乱，有时在图中仅用附图标记标记给定元件的一个实例，尽管可以示出其他类似的元件。
28.在附图中，本文所述的各种器件和组件的示例结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这些示意图可能不反映现实工艺限制，这可能导致当例如使用扫描电子显微镜(sem)图像或透射电子显微镜(tem)图像检查本文所述的任何结构时，特征看起来不是那么“理想”。在真实结构的这种图像中，可能的处理缺陷可能也是可见的，例如，材料的不完全直的边缘、锥形过孔或其他开口、拐角的无意倒圆角或不同材料层的厚度变化、结晶区域内的偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能存在此处未列出的但在器件制造领域内常见的其他缺陷。此外，尽管在一些附图中可以示出特定数量的给定元件(例如，特定数量和类型的存储器层、特定数量和类型的存储器单元、或特定的互连布置)，但是这仅仅是为了易于说明，并且在根据本公开内容的各种实施例的ic器件和相关组件和封装中可以包括比该数量更多或更少的元件。更进一步地，在一些附图中示出的各种视图旨在示出其中各种元件的相对布置。在其他实施例中，各种ic器件和相关组件和封装或其部分可以包括未示出的其他元件或部件(例如，晶体管部分、可以与ic器件和相关组件和封装的任何所示部件电接触的各种其他部件等)。使用例如光学显微镜、tem或sem检查器件的部分的布局和掩模数据以及反向工程以重构电路，和/或使用例如物理故障分析(pfa)检查器件的截面以检测本文所述的各种器件元件的形状和位置，将允许确定本文所述的具有后端存储器和互连的电馈通网络的一个或多个ic器件的存在。
29.可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作可以不以所呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加实施例中，可以执行各种附加的操作，和/或可以省略所描述的操作。
30.如本文所述的具有后端存储器和互连的电馈通网络的各种ic器件可在与ic相关联的一个或多个部件中实施或与其相关联，或/和可以在各种此类部件之间实施。在各种实施例中，与ic相关联的部件包括例如晶体管、二极管、电源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等。与ic相关联的部件可以包括安装在ic上的部件或连接到ic的部件。ic可以是模拟的或数字的，并且可以用于许多应用中，例如微处理器、光电子器件、逻辑块、音频放大器等，这取决于与ic相关联的部件。ic可以用作芯片组的一部分，用于执行计算机中的一个或多个相关功能。
31.为了说明如本文所述的具有后端存储器和互连的电馈通网络的ic器件，首先理解在某些ic布置中可能起作用的现象可能是有用的。以下基本信息可以被视为可以适当地解释本公开内容的基础。提供这样的信息仅用于解释的目的，并且因此不应以任何方式解释为限制本公开内容的广泛范围及其潜在应用。
32.一些存储器器件可以被认为是“独立的”器件，因为它们被包括在不包括计算逻辑单元的芯片中(其中，如本文所使用的，术语“计算逻辑器件”或简单地“计算逻辑单元”或“逻辑器件”是指用于执行计算/处理操作的器件，例如晶体管)。其他存储器器件可以连同计算逻辑单元一起包括在芯片中，并且可以称为“嵌入式”存储器器件。使用嵌入式存储器来支持计算逻辑单元可以通过使存储器和计算逻辑单元更接近在一起并且消除增加等待时间的接口来提高性能。本公开内容的各种实施例涉及嵌入式存储器阵列以及对应方法和器件。
33.过去已引入dram，特别是嵌入式dram(edram)，以解决其他类型存储器的密度和待机功率的限制。作为示例，dram单元可以包括用于存储单元的位值或存储器状态(例如，逻辑“1”或“0”)的电容器，以及控制对单元的访问(例如，对单元写入信息的访问或从单元读取信息的访问)的存取晶体管。这种存储器单元可以被称为“1t-1c存储器单元”，强调了它使用一个晶体管(即，术语“1t-1c存储器单元”中的“1t”)和一个电容器(即，术语“1t-1c存储器单元”中的“1c”)的事实。1t-1c存储器单元的电容器可以耦接到存取晶体管的一个s/d区域(例如，耦接到存取晶体管的源极区域)，而存取晶体管的另一个s/d区域(例如，漏极区域)可以耦接到位线(bl)，并且晶体管的栅极端子可以耦接到字线(wl)。由于这种存储器单元可以用小至单个存取晶体管来制造，因此与相同工艺技术中的一些其他类型的存储器相比，它可以提供更高的密度和更低的待机功率。
34.传统上，存储器阵列已经嵌入在具有计算逻辑单元的相同层中，特别地，嵌入在半导体衬底的最上层中(即，在ic器件的feol层中)，其中用于计算逻辑单元和存储器阵列的晶体管被实施为基于逻辑工艺的晶体管(这样的晶体管可以被称为“前端晶体管”或“feol晶体管”)。前端晶体管的示例包括平面晶体管、finfet、纳米带晶体管、纳米线晶体管等。然而，将存储器阵列嵌入具有计算逻辑单元的feol层中产生了若干挑战。
35.一个挑战是给定衬底的可用表面积，仅存在那么多的可以在该区域中形成的前端晶体管，从而对可以嵌入的存储器单元的密度造成显著限制(例如，如果存储器单元是也需要要与计算逻辑晶体管一起实施的晶体管的dram单元)。
36.另一个挑战特定于dram阵列或使用存取晶体管的其他存储器技术，因为它涉及存取晶体管的泄漏，即当晶体管处于“截止”状态时在晶体管的源极和漏极之间流动的电流。由于在缩小的技术中减少逻辑晶体管的泄漏是困难的，所以在先进的技术节点(例如，10纳米(nm)、7nm、5nm和更先进)中实施1t-1c存储器可能是具有挑战性的。特别地，给定某个存取晶体管泄漏，1t-1c存储器单元的电容器的电容应该足够大，以便足够的电荷可以存储在电容器上以满足对应的刷新时间。然而，对减小电子部件的大小的持续期望要求存储器阵列的宏区域不断减小，从而对给定电容器的顶部区域(即，占用面积)允许有多大进行限制，这意味着电容器需要更高以便具有足够小的占用面积和足够大的电容。随着电容器尺寸持续缩小，这又对蚀刻用于形成电容器的开口造成挑战，因为具有小占用面积的高电容器需要较高纵横比的开口，这是不容易实现的。
37.另一个挑战与1t-1c存储器单元中的前端晶体管的使用相关联，因为它涉及诸如存储器单元的电容器的位置。即，可能期望在接近其对应的存取晶体管的金属层中设置电容器。由于前端晶体管直接设置在半导体衬底上，因此1t-1c存储器单元的对应电容器必须嵌入在下部金属层中，以便足够接近逻辑存取晶体管。由于在先进技术节点中下部金属层的间距急剧缩小，所以将电容器嵌入下部金属层中对基于1t-1c的存储器的缩小提出了重大挑战。
38.在ic器件的后端中，即在可以包括一个或多个互连层(也称为“金属层”)的beol层中实施存储器，可以解决上述挑战中的一些。
39.后端存储器可以使用tft作为嵌入beol层中的存储器单元的存取晶体管来实施。tft是一种特殊类型的场效应晶体管，其通过在支撑层上方沉积有源半导体材料的薄膜以及电介质层和金属触点而制成，该支撑层可以是非导电层和非半导体层。有源半导体材料
的至少一部分形成tft的沟道区域。这不同于传统非tft feol逻辑晶体管，在传统非tft feol逻辑晶体管中，晶体管的半导体沟道区域材料通常是半导体衬底的一部分，例如硅晶圆的一部分。使用tft作为存储器单元的存取晶体管提供了几个优点，并且实现了传统feol逻辑晶体管不可能实现的独特架构。例如，一个优点是tft可以具有比逻辑晶体管低得多的泄漏，允许放宽对1t-1c存储器单元的电容器提出的大电容的要求。即，在1t-1c存储器单元中使用较低泄漏tft允许存储器单元使用具有较低电容和较小纵横比的电容器，同时仍满足其他方法的相同数据保持要求，从而减轻电容器的缩小的挑战。
40.另外或替代地，对于基于tft的存储器，后端存储器可以使用层转移来实施，以形成嵌入beol层中的存储器单元的存取晶体管。层转移可以包括在另一衬底上外延生长高度结晶半导体材料层，并且然后转移该层或其一部分，以将其嵌入在第二衬底上方设置的beol层中。后端晶体管的沟道区域则包括这种转移的半导体材料层的至少部分。执行层转移可以有利地允许在beol层中形成非平面晶体管，例如finfet、纳米线晶体管或纳米带晶体管。在一些实施例中，在层转移发生之前，晶体管或其部分(例如，s/d区域)可以形成在第一衬底上(即，在其上生长了高度结晶半导体材料层的衬底上)，并且然后转移具有这种晶体管或其部分的层。
41.用于提供后端存储器的层转移方法可以特别适合于形成具有由基本上单晶半导体材料形成的沟道区域的存取晶体管。另一方面，基于tft的后端存储器可以被视为单片集成方法的示例，因为用于沟道区域的半导体材料沉积在ic器件的beol层中，而不是外延生长在别处然后转移，这可以特别适合于形成具有由多晶、多晶形或非晶半导体材料或各种其他薄膜沟道材料形成的沟道的存取晶体管。通过检查器件的有源半导体材料的(例如，后端晶体管的沟道区域的半导体材料的)晶粒尺寸，可以识别用于给定后端器件(例如，后端晶体管)的沟道区域的半导体材料是通过单片集成方法还是通过层转移提供的。半导体材料的平均晶粒尺寸在约0.5至1毫米之间(在此情况下，材料可以是多晶的)或小于约0.5毫米(在此情况下，材料可以是多晶形的)可以表示半导体材料已经沉积在器件的beol层中(即，单片集成方法)，例如，以形成tft。另一方面，半导体材料的平均晶粒尺寸等于或大于约1毫米(在此情况下，材料可以是单晶材料)可以表示半导体材料已经通过层转移而包括在器件的beol层中。用于形成后端存储器的单片集成与层转移方法的讨论同样适用于不是存储器阵列的一部分的后端晶体管(例如，如果在ic器件中实施后端晶体管以用作逻辑晶体管、开关，或用于任何其他目的或任何其他电路中)。
42.通过单片集成(例如，使用tft)或通过层转移，将存取晶体管移到先进互补金属氧化物半导体(cmos)工艺的beol层，意味着其对应的电容器可以在具有对应较厚的层间电介质(ild)和较大金属间距的上部金属层中实施，以实现较高的电容。这减轻了由嵌入电容器引入的集成难题。此外，当至少一些存取晶体管实施为后端晶体管时，可以在衬底之上的beol层的不同层中提供不同存储器单元的至少部分，从而实现存储器阵列的堆叠架构。在此上下文中，术语“之上”是指beol层中的层进一步远离ic器件(例如，图1中所示的ic器件100)的feol层。
43.图1提供了根据本公开内容的一些实施例的其中可以实施后端存储器和互连的电馈通网络的ic器件100的框图。如图1所示，通常，ic器件100可以包括背侧互连结构110、feol层120、beol层130和正侧互连结构140。在各种实施例中，图1中所示的层中的每一层可
以包括多个层。背侧互连结构110可以包括背侧互连，并且正侧互连结构140可以包括正侧互连。此外，ic器件100可以包括beol层130的两个或更多后端互连的电馈通网络，电馈通网络耦接背侧互连结构110的背侧互连中的至少一个和正侧互连结构140的正侧互连中的至少一个。
44.feol层120可以包括feol器件，例如前端晶体管。通常，本公开内容的实施方式可以在衬底上形成或执行，例如由包括例如n型或p型材料系统的半导体材料系统构成的半导体衬底。在一个实施方式中，半导体衬底可以是使用体硅或绝缘体上硅(soi)子结构形成的晶体衬底。在其他实施方式中，可以使用替代材料形成半导体衬底，替代材料可以与硅组合或可以不与硅组合，替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或iii-v族、ii-vi族或iv族材料的其他组合。在一些实施例中，衬底可以是非结晶的。在一些实施例中，衬底可以是印刷电路板(pcb)衬底。虽然此处描述了可以形成衬底的材料的几个示例，但是可以用作可以在其上构建feol层120的feol器件(例如，前端晶体管)的基础的任何材料都在本公开内容的精神和范围内。
45.beol层130可以包括后端存储器单元(例如dram单元)。特别地，beol层130可以包括布置在一个或多个存储器层(例如，彼此垂直堆叠的多个后端存储器层)中的一个或多个后端存储器阵列。beol层130的(一个或多个)存储器阵列可以包括通过层转移形成的tft或晶体管(例如，如本文所述的存储器单元的存取晶体管)、存储元件(例如，电容器)以及wl(例如，行选择器)、bl(例如，列选择器)和可能的其他控制线，从而构成后端存储器单元/阵列。
46.另一方面，feol层120可以是计算逻辑层，因为其可以包括各种逻辑层、电路和器件(例如，实施为前端晶体管的逻辑晶体管)以驱动和控制逻辑ic。例如，feol层120的逻辑器件可以形成存储器外围电路以控制(例如，存取(读取/写入)、存储、刷新)beol层130的后端存储器。在ic器件100的其他实施例中，逻辑器件可以设置在beol层130的存储器层之上的层中、beol层130的存储器层之间、或与beol层130的存储器层结合。在一些实施例中，前端器件可以设置在feol层120中和beol层130的一个或多个最低beol子层中(即，在最接近在其上方构建feol层120的前端器件的衬底的一个或多个beol子层中)，而beol层130的存储器阵列可以被视为设置在相应的较高beol子层中。
47.beol层130的各层可以是(或可以包括)金属化堆叠体的金属层(也可互换地称为“互连层”)，如本领域已知的。beol层130的各种金属层可以包括后端互连。一般而言，beol层130的每个金属层可以包括互连结构形式的后端互连，例如导电过孔和导电线。虽然被称为“金属”层，但beol层130的各层可以仅包括形成于诸如ild的绝缘介质中的导电金属(例如，铜(cu)、铝(al)、钨(w)或钴(co)或金属合金)的某些图案，或更一般地，一种或多种导电材料的图案。绝缘介质可以包括任何合适的ild材料，例如氧化硅、掺碳氧化硅、碳化硅、氮化硅、氧化铝和/或氮氧化硅。beol 130的后端互连可以被配置为互连feol层120中的前端器件的各种输入和输出和/或beol层130中的后端存储器单元的各种输入和输出。另外，beol 130的后端互连中的至少一些可以形成电馈通网络，电馈通网络耦接背侧互连结构110的背侧互连中的至少一个和正侧互连结构140的正侧互连中的至少一个。
48.如上所述，在已经在半导体衬底上方形成feol层120的前端器件之后，可以设置背侧互连结构110。例如，一旦ic器件100的feol层120已经形成(并且可选地，在beol层130已
经被设置在feol层120上方之后，并且此外可选地，在正侧互连结构120已经被设置在beol层130上方之后)，可以将ic器件翻转。然后，在可以称为“背侧显露”的工艺中，可以研磨或抛光半导体衬底以减小其厚度，例如，减小半导体衬底的厚度，直到可以形成到feol层120的feol器件的电触点，feol层120的前端器件已基于该半导体衬底形成。然后，可以在feol层120的背侧设置背侧互连结构110。
49.背侧互连结构110和正侧互连结构140中的每一个可以包括多个互连，用于将功率和/或信号路由到ic器件100的各种部件(例如，路由到feol层120中的器件和/或beol层130的存储器单元)，以及例如使用beol层130的两个或更多后端互连的电馈通网络穿过ic器件100路由功率和/或信号，该电馈通网络耦接背侧互连结构110的背侧互连中至少一个和正侧互连结构140的正侧互连中至少一个。
50.在一些实施例中，在ic器件100的beol层130中实施的任何存储器层可以包括具有1t-1c存储器单元的dram阵列。参考图2-5描述dram实施方式。
51.图2提供了根据本公开内容的一些实施例的1t-1c存储器单元200的电路图。如图所示，1t-1c单元200可以包括存取晶体管210和电容器220。存取晶体管210具有栅极端子、源极端子和漏极端子，在图2的示例中分别指示为端子g、s和d。在下文中，术语“端子”和“电极/触点”可以互换使用。此外，对于s/d端子，术语“端子”和“区域”可以互换使用。
52.如图2所示，在1t-1c单元200中，存取晶体管210的栅极端子可以耦接到wl 250，存取晶体管210的s/d端子中的一个可以耦接到bl 240，并且存取晶体管210的s/d端子中的另一个可以耦接到电容器220的第一电极。同样如图2所示，电容器220的另一电极可以耦接到电容器板线(pl)260(有时也称为“选择线”(sl))。如本领域已知的，wl、bl和pl可以一起用于读取和编程电容器220。bl 240、wl 250、和pl 260的每一个、以及将这些线耦接到本文描述的各种端子的中间元件，可以由任何合适的导电材料形成，导电材料可以包括合金或多个导电材料的堆叠体。在各种实施例中，这种导电材料可以包括一种或多种金属或金属合金，其中金属例如钌、钯、铂、钴、镍、铪、锆、钛、钽和铝，和/或这种金属或金属合金的一种或多种氧化物或碳化物。
53.在一些实施例中，存取晶体管210可以是tft。在其他实施例中，存取晶体管210可以不是tft，例如，使用层转移在ic器件100的beol层130中提供的结晶半导体材料上形成的晶体管。例如，在一些这样的实施例中，存取晶体管210可以是finfet、纳米线、或纳米带晶体管。
54.图3a-3b分别是根据本公开内容的一些实施例的在基于tft的存储器单元200中被实施为tft的示例存取晶体管210的截面(y-z平面)和平面(y-x平面)图。例如，图3a-3b中所示的存取tft 210可以是图2的存取晶体管210，并且图3a-3b中所示的存储器单元200可以是图2的存储器单元200。图4a-4b是根据本公开内容的一些实施例的图3a-3b的基于tft的存储器单元200中的存取tft 210的示例结构的截面图(x-z和y-z平面)。图2-4中所示的存储器单元200是第一类型的存储器单元(例如dram)的示例，其可以被实施以实现如本文所述的ic器件100的beol层130的给定存储器层。在如本文所述的ic器件100的一些实施例中，多个存储器单元200(以及其他类型的多个存储器单元)可以排列成堆叠架构，即，当不同的存储器单元(例如图2-4所示的存储器单元)堆叠在beol层130的不同互连层中时。
55.如图3中所示，基于tft的存储器单元200可以包括wl 250(其可以是图2的wl 250
的示例)以供应栅极信号。同样如图3所示，基于tft的存储器单元200还可以包括存取tft 210，其包括沟道层，并且被配置为响应于栅极信号来控制存储器单元的存储状态在沟道层的第一区域和第二区域之间的转移(下面将例如参考图4更详细地描述沟道层以及第一区域和第二区域)。在一些实施例中，存取tft 210可以设置在耦接到存储器单元200的wl 250之上。同样如图3中所示，存储器单元200还可以包括bl 240以转移存储器状态并且耦接到存取tft 210的沟道层的第一区域，以及耦接到存取tft 210的沟道层的第二区域的存储节点230。虽然图3中未具体示出，但是存储器单元200还包括诸如图2的电容器220的电容器，例如，耦接到存储节点230并且被配置为存储存储器单元200的存储器状态的金属-绝缘体-金属(mim)电容器。
56.转到图3的细节，存储器单元200中的存取tft 210可以耦接到wl 250或由其控制，在一些实施例中，wl 250可以用作存取tft 210的栅极。bl 240(其可以是图2的bl 240的示例)可以耦接到存取tft 210的s/d区域中的一个，并且存储节点230可以耦接到存取tft 210的s/d区域中的另一个。在一些实施例中，bl 240可以用作第一s/d触点(即，用于与晶体管的第一s/d区域形成接触的导电结构)，并且存储节点230可以用作存取tft 210的第二s/d触点(即，用于与晶体管的第二s/d区域形成接触的导电结构)。bl 240可以连接到读出放大器和bl驱动器，读出放大器和bl驱动器可以例如设置在与包括存储器单元200的存储器阵列相关联的存储器外围电路中。如图3a所示，在一些实施例中，对于给定的存储器单元200，wl 250可以形成在beol层130的金属层mx(其中x是表示特定层的整数)中，而存取tft 210、存储节点230和bl 240可以形成在beol层130的金属层mx+1中，即，金属层mx之上的金属层，例如，直接在金属层mx之上的金属层(如图3和图4所示)。然后，可以在beol层130的金属层mx+2中，例如直接在金属层mx+1之上，形成存储器单元200的电容器。
57.图4a-4b示出了存取tft 210的进一步细节。如图4a-4b中所示，在一些实施例中，存取tft210可以实质上设置在wl 250之上。在一些实施例中，存取tft 210可以是底栅tft，因为其包括栅极电介质216和栅极电极214的栅极堆叠体可以设置在其沟道层/区域(也称为“有源层”)218下方，例如在沟道层218和wl 250之间，并且沟道层218可以在栅极堆叠体和bl 240之间，bl 240形成存取tft 210的s/d端子中的一个，例如漏极端子，并且存储节点230形成存取tft 210的s/d端子中的另一个，例如源极端子(同样，在其他实施例中，s/d端子的这个示例指定可以颠倒)。
58.沟道层218可以由半导体材料系统构成，半导体材料系统包括例如n型或p型材料系统。在一些实施例中，沟道层218可以包括高迁移率氧化物半导体材料，例如氧化锡、氧化锑、氧化铟、氧化铟锡、氧化钛、氧化锌、氧化铟锌、氧化铟镓锌(igzo)、氧化镓、氮氧化钛、氧化钌或氧化钨。通常，沟道层218可以包括氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、igzo、碲化铟、辉钼矿、二硒化钼、二硒化钨、二硫化钨、n型或p型非晶或多晶硅、锗、砷化铟镓、硅锗、氮化镓、氮化铝镓、亚磷酸铟和黑磷中的一种或多种，其中的每一种可以掺杂有镓、铟、铝、氟、硼、磷、砷、氮、钽、钨和镁等中的一种或多种。特别地，沟道层218可以由薄膜材料形成。一些这样的材料可以在相对低的温度下沉积，这允许在对后端制造施加的热预算内沉积它们，以避免损坏前端部件，例如ic器件100的feol层120的逻辑器件。在一些实施例中，沟道层218可以具有在约5至75纳米之间的厚度，包括其中的所有值和范围。
59.在各图中示出的分别由对应的bl 240和存储节点230提供的存取tft 210的s/d电极可以包括任何合适的导电材料、合金或多种导电材料的堆叠体。在一些实施例中，存取tft 210的s/d电极可以包括一种或多种金属或金属合金，其中金属例如是铜、钌、钯、铂、钴、镍、铪、锆、钛、钽和铝、氮化钽、钨、掺杂硅、掺杂锗、或这些的合金和混合物。在一些实施例中，存取tft 210的s/d电极可以包括一种或多种金属的一种或多种导电合金、氧化物或碳化物。在一些实施例中，存取tft 210的s/d电极可以包括掺杂半导体，例如掺杂有n型掺杂剂或p型掺杂剂的硅或另一种半导体。金属可提供较高的导电性，而掺杂半导体可以在制造期间更容易图案化。在一些实施例中，存取tft 210的s/d电极可以具有在约2纳米至1000纳米之间、优选地在约2纳米至100纳米之间的厚度(即，沿着本图中所示的示例坐标系统的z轴测量的尺寸)。
60.栅极电介质216可以横向地围绕沟道层218，并且栅极电极214可以横向地围绕栅极电介质216，使得栅极电介质216设置在栅极电极214和沟道层218之间。在各种实施例中，栅极电介质216可以包括一种或多种高k电介质材料，并且可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质216中的高k材料的示例可以包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化锶钡钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽硅、氧化钪铅钽、和铌酸锌铅。在一些实施例中，在制造存取tft 210期间，可以在栅极电介质216上执行退火工艺，以提高栅极电介质216的质量。在一些实施例中，栅极电介质216可以具有在约0.5纳米至3纳米之间的厚度，包括其中的所有值和范围，例如在约1至3纳米之间，或在约1至2纳米之间。
61.在一些实施例中，栅极电介质216可以是多层栅极电介质，例如，其可以在一个层和igzo层中包括任何高k电介质材料。在一些实施例中，栅极堆叠体(即，栅极电介质216和栅极电极214的组合)可以被布置成使得igzo设置在高k电介质与沟道层218之间。在这样的实施例中，igzo可以与沟道层218接触，并且可以提供沟道层218与多层栅极电介质216的剩余部分之间的界面。igzo可以具有1:1的镓铟比，大于1的镓铟比(例如，2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1或10:1)，和/或小于1的镓铟比(例如，1:2、1:3、1:4、1:5、1:6、1:7、1:8、1:9或1:10)。
62.取决于存取tft 210是p型金属氧化物半导体(pmos)晶体管还是n型金属氧化物半导体(nmos)晶体管，栅极电极214可以包括至少一个p型功函数金属或n型功函数金属。对于pmos晶体管，可以用于栅极电极214的金属可以包括但不限于钌、钯、铂、钴、镍和导电金属氧化物(例如，氧化钌)。对于nmos晶体管，可以用于栅极电极214的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)。在一些实施例中，栅极电极214可以包括两个或更多个金属层的堆叠体，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，例如充当扩散阻挡层，如下所述。
63.图4a-4b进一步示出底栅存取tft 210还可以可选地包括诸如扩散阻挡层212的层，其可以被抗蚀刻材料层(例如，蚀刻停止层211)围绕。在一些实施例中，扩散阻挡层212可以是wl 250上的金属或铜扩散阻挡层(例如，用于减少或防止金属或铜从wl 250扩散到栅极电极214中同时仍然保持wl 250和栅极电极214之间的电连接的导电材料)，例如tan、钽(ta)、氮化钛锆(例如，ti
x
zr
1-x
n，例如x＝0.53)、氮化钛(例如，tin)、钛钨(tiw)、组合(例
如ta上的tan的堆叠结构)等。例如，扩散阻挡层212可以包括单层或多层结构，其包括钽(ta)和氮(n)的化合物，例如tan或ta层上的tan层。在一些实施例中，诸如氮化硅或碳化硅的抗蚀刻材料层(例如，蚀刻停止层211)可以形成在wl 250上方，具有用于诸如tan或tan/ta堆叠体的金属(或铜)扩散阻挡膜212的过孔。栅极电极214可以是扩散阻挡层212上的导电材料，例如金属、导电金属氧化物或氮化物等。例如，在一个实施例中，栅极电极214可以是氮化钛(tin)。在另一实施例中，栅极电极214可以是钨(w)。
64.沟道层218可以与bl 240(例如，在沟道层218的第一s/d区域处，例如，漏极区域)接触，并且与存储节点230(例如，在沟道层218的第二s/d区域处，例如，源极区域，其中存取tft 210的半导体沟道区域在第一s/d区域与第二s/d区域之间)接触。在一些实施例中，这种沟道区域可以在薄膜中仅包括多数载流子。因此，沟道层218可能需要相对高的偏置(例如，由wl 250、扩散阻挡膜212和栅极电极214提供)来激活。
65.图5提供了根据本公开内容的一些实施例的1t-1c存储器单元200的阵列290的电路图。在图5中将如本文描述的每个1t-1c存储器单元200图示为在标记为200-11、200-12、200-21和200-22的虚线框内。虽然图5中仅示出四个此类存储器单元，但在其他实施例中，阵列290可以并且通常将包括更多存储器单元。此外，在其他实施例中，可以以本领域已知的其他方式将如本文描述的1t-1c存储器单元布置成阵列，所有这些都在本公开内容的范围内。阵列290可以包括在如本文描述的ic器件100的beol层130中，例如，包括在第一存储器层130中，和/或包括在可以存在于ic器件100的beol层130中的任何其他存储器层中。
66.图5示出了在一些实施例中，可以在列中的多个存储器单元200之间共享单条bl，并且可以在行中的多个存储器单元200之间共享wl和pl。如存储器的上下文中常规使用的，术语“行”和“列”不反映在示出存储器阵列的图的页上分别水平和垂直取向，而是反映如何寻址各个存储器单元。即，共享单条bl的存储器单元200被称为在相同的列中，而共享单条wl的存储器单元被称为在相同的行上。因此，在图5中，水平行列(lines)指列，而垂直行列指行。每个行列(bl、wl和pl)的不同实例在图5中用不同的附图标记指示，例如bl1和bl2是如本文所述的bl的两个不同实例。在不同行列wl和pl上的相同附图标记表示那些行列用于寻址/控制单行中的存储器单元。例如，wl1与pl1用于寻址/控制行1中的存储器单元200(例如，图5的示例中所示的存储器单元200-11和200-21)，而wl2与pl2用于寻址/控制行2中的存储器单元200(例如，图5的示例中所示的存储器单元200-12和200-22)，等等。不同行列bl上的相同附图标记指示那些行列用于寻址/控制单列中的存储器单元。例如，bl1用于寻址/控制列1中的存储器单元200(例如，图5的示例中所示的存储器单元200-11和200-12)，而bl2用于寻址/控制列2中的存储器单元200(例如，图5的示例中所示的存储器单元200-21和200-22)等等。然后，通过使用对应于该单元的列的bl以及通过使用对应于该单元的行的wl和pl，可以寻址每个存储器单元200。例如，存储器单元200-11由bl1、wl1和pl1控制，存储器单元200-12由bl1、wl和pl2控制，等等。
67.图6a-6c是根据本公开内容的各种实施例的具有后端存储器和互连的电馈通网络的示例ic器件300的截面图。
68.在图6a-6c中用附图标记来标记的多个元件在这些图中用不同的图案示出，其中在包含这些图的每个图页的底部处提供了示出附图标记与图案之间的对应关系的图例。例如，图例示出了图6a-6c使用不同的图案来示出前端晶体管304、ild材料306、后端互连308
等。
69.转到图6a，图6a中所示的ic器件300a可以是ic器件100的示例实施方式，其在图6a中通过在图6a的左侧上标记背侧互连结构110、feol层120和beol层130以及正侧互连结构140来指示。如图6a所示，在一些实施例中，feol层120可以包括前端器件304，例如前端晶体管304。未在图6a中示出前端晶体管304的细节，因为这种晶体管的各种架构是已知的，并且前端晶体管304可以包括如本领域中已知的任何架构的晶体管。前端晶体管304的沟道区域可以包括半导体材料，该半导体材料最初可以是ic器件300a的支撑结构的一部分，其稍后被去除并且由背侧互连结构110代替。
70.图6a示出了在前端晶体管304之上的ild材料306和多个后端互连308。在各种实施例中，ild材料306可以包括任何合适的ild材料，例如氧化硅、掺碳氧化硅、碳化硅、氮化硅、氧化铝和/或氮氧化硅。在各种实施例中，ild材料306可以包括上述低k电介质材料中的任何材料。在各种实施例中，后端互连308可以包括上述导电材料中的任何导电材料。
71.直接在前端晶体管304的部分之上并且围绕前端晶体管304的部分的ild材料306的部分，以及在ild材料306的该部分中的后端互连308中的一个或多个可以被视为feol层120的一部分，而上面的所有部分可以被视为beol层130的一部分。特别地，beol层130可以包括多个金属层的金属化堆叠体，该多个金属层在图6a中标记为金属层1(m1)、金属层2(m2)等。虽然图6a中未具体示出，但如本领域所知，在beol层130的相邻金属层的至少部分之间可以存在蚀刻停止(es)材料层。
72.在一些实施例中，即使当仅实施单层后端存储器单元时，后端存储器也可以占据ic器件的金属化堆叠体的多个连续金属层。这在图6a中示出，其中单层后端存储器在金属层m5、m6和m7中。特别地，图6a示出了存取晶体管310、用于存取晶体管310的s/d触点312、以及电容器314。图6a还提供了图6a中虚线矩形轮廓内所示的存储器单元320的标记，其包括一个存取晶体管310和一个电容器314，电容器314耦接到存取晶体管310的s/d触点312中的一个触点。因此，存储器单元320是1t-1c存储器单元的示例，例如，如上所述的存储器单元100，其中存取晶体管310是存取晶体管210的示例，并且电容器314是电容器220的示例，如上所述。特别地，存取晶体管310是后端晶体管，并且存储器单元320是后端存储器单元。图6a中示出两个此类存储器单元320，但仅一个存储器单元标有附图标记以便不使附图混乱。存储器单元320可以是根据上述任何实施例的后端存储器单元，例如，参考图2-5所解释的edram存储器单元。例如，如图6a所示，在存储器单元320的一些实施例中，金属层m5中的后端互连308中的一个可以形成wl，例如wl 250，如上所述，而存取晶体管310、诸如存储节点230的存储节点、以及诸如bl 240的bl可以形成在beol 430的金属层m6中(即，直接在金属层m5之上的金属层)，并且然后电容器314可以形成在金属层m7中(即，直接在金属层m6之上的金属层)。图6a还示出了诸如上述pl 260的pl，其可以耦接到金属层m7中的后端互连308中的一个。在ic器件300a的其他实施例中，具有作为存储器单元320的存储器单元的后端存储器可以实施在beol层130的其他金属层中，任意数量的存储器单元320可以包括在后端存储器单元的给定层/阵列中，并且诸如存储器单元320的多层后端存储器单元可以彼此堆叠，从而实施三维(3d)堆叠后端存储器。
73.ic器件300a的feol层120和beol层130可以一起视为ic结构301的一部分，其中其上构建前端晶体管304的支撑结构已被去除并且由背侧互连结构110代替。为此，ic结构301
的背侧334-1和正侧334-2可以如图6a所示来限定，其示出了背侧334-1是去除支撑结构并且提供背侧互连结构110的一侧，并且示出了正侧334-2是ic结构301的与背侧334-2相对的面，例如beol层130的表面，并且是提供正侧互连结构140的一侧。
74.转到ic器件300a的背侧互连结构110的细节，图6a示出了背侧互连结构110可以包括背侧绝缘体316和多个背侧互连318，背侧互连318可以耦接到在beol层130中实施的后端存储器的任意存储器单元320，以便为后端存储器提供电力和/或信号。在一些实施例中，背侧互连318也可以耦接到前端晶体管304，以便也向那些部件提供电力和/或信号。背侧互连318可以包括任何合适的背侧互连结构，例如沟槽结构(即导电线)和/或过孔结构(即导电过孔)，例如，如下面参考图10所示的互连结构2128所描述的。在一些实施例中，背侧互连318可以布置在背侧互连层336-338内，以根据各种设计向/从beol层130中的后端存储器路由电信号(特别地，该布置不限于图6a或其他附图中所示的背侧互连318的特定配置)。尽管在图6a和其他附图中示出了其中设置了背侧互连318的特定数量的互连层336-338，但是本公开内容的实施例包括具有比所示的更多或更少的具有背侧互连318的互连层336-338的ic器件。互连层336-338可以类似于图10中所示的互连层2106-2110，但是在ic结构301的背侧。在一些实施例中，背侧互连318可以通过后端互连308的电馈通网络324耦接到给定存储器单元320，如图6a中所示(即，背侧互连318可以经由图6a中用附图标记“324”标记的虚线轮廓内的多个后端互连308耦接到存储器单元320)。
75.转到ic器件300a的正侧互连结构140的细节，图6a示出了正侧互连结构140可以包括正侧绝缘体326和多个正侧互连328，正侧互连328可以耦接到在beol层130中实施的后端存储器的任何存储器单元320，以便向后端存储器提供电力和/或信号。在一些实施例中，正侧互连328也可以耦接到前端晶体管304，以也向那些部件提供电力和/或信号。正侧互连328可以包括任何合适的正侧互连结构，例如导电沟槽结构(即导电线)和/或过孔结构(即导电过孔)，例如，如下面参考图10所示的互连结构2128所描述的。在一些实施例中，正侧互连328可以被布置在正侧互连层346-348内，以根据各种设计向/从beol层130中的后端存储器路由电信号(特别地，该布置不限于图6a或其他附图中所示的正侧互连328的特定配置)。尽管在图6a和其他附图中示出了其中设置正侧互连328的特定数量的互连层346-348，但是本公开内容的实施例包括具有比所示的更多或更少的具有正侧互连328的互连层346-348的ic器件。互连层346-348可以类似于图10中所示的互连层2106-2110，在ic结构301的正侧。在一些实施例中，正侧互连328可以通过后端互连308的电馈通网络(图6a中未具体示出)耦接到给定存储器单元320，类似于背侧互连318可以如何通过电馈通网络324耦接到存储器单元320。
76.如图6a中进一步示出的，背侧互连318中的至少一个可以通过后端互连308中的两个或更多个后端互连的电馈通网络350电耦接到正侧互连328中的至少一个。电馈通网络350在图6a中示出在图6a中以附图标记“324”标记的虚线轮廓内。如图6a所示，电馈通网络350的后端互连308中的两个或多个后端互连包括至少一条导电线和至少一个导电过孔，其将电馈通网络350与例如可以在ic器件300a的背侧354-1和正侧354-2之间延伸的过孔区分开。使用电馈通网络350代替可以在ic器件300a的背侧354-1和正侧354-2之间延伸的过孔可以是有利的，因为它在ic器件300a中留下更多的空间用于实施存储器电路。
77.在一些实施例中，电馈通网络350可以被配置为在ic器件300a的背侧354-1与正侧
354-2之间路由信号。在这样的实施例中，电馈通网络350可以但不必须耦接到前端晶体管304或后端存储器的存储器单元320中的任何一个。在一些实施例中，电馈通网络350可以被配置为在背侧354-1和正侧354-2之间路由信号，而电力可以使用在背侧354-1和正侧354-2之间延伸的过孔360(或多个这样的过孔360)来路由，如图6b的ic器件300b所示。为了不使附图混乱，对于ic器件300b，未用附图标记标记也示出在ic器件300b中的ic器件300a的元件中的一些元件(例如，存储器单元320的各种元件或各种金属层m1、m2等)。这也适用于图6的后续附图。除了图中所示的过孔360外，ic器件300b与ic器件300a大致相同。在一些实施例中，ic器件300b可以包括第一部分362-1和第二部分362-2，其中背侧互连结构110、前端层120、后端层130和正侧互连结构140布置在ic器件300b的第一部分362-1中，而过孔360(或多个这样的过孔)布置在ic器件300b的第二部分362-2中。
78.在各种实施例中，后端互连308、背侧互连318、正侧互连328和过孔360可以如本领域中已知的实施。例如，在一些实施例中，后端互连308、背侧互连318、正侧互连328和过孔360中的任何一个可以包括导电填充材料，并且可选地包括衬层。导电填充材料可以包括铜、钨、铝、钌、钴等(例如，比例在1:1至1:100之间)中的一种或多种，或者上述导电材料中的任何一种。衬层可以是粘合衬层和/或阻挡衬层。例如，衬层可以是具有钽、氮化钽、氮化钛、碳化钨、钴等中的一种或多种的衬层。在后端互连308、背侧互连318、正侧互连328和过孔360中的任何一个的衬层和/或导电填充材料中，可以以在大约1％和75％之间、例如在大约3％和30％之间的量包括任何单独的材料(例如上面列出的任何示例)，这表明通过材料的有意合金化来包括这些材料，与包括潜在的偶然掺杂或杂质(对于这些金属中的任何一个，其将小于大约0.1％)形成对比。通常，后端互连308、背侧互连318、正侧互连328和过孔360中的任何一个的衬层和/或导电填充材料的材料组成可以相同，但并非必须相同。背侧绝缘体316和正侧绝缘体326可以包括参考ild 306描述的任何材料，其中，通常，背侧绝缘体316、正侧绝缘体326和ild 306中的任何的材料组成可以相同，但并非必须相同。
79.图6c中所示的ic器件布置370示出，在一些实施例中，背侧互连318和正侧互连326可以用于将ic器件300a耦接到其他部件。特别地，图6c示出了其中如图3a所示的ic器件300a的背侧互连318可以用于将ic器件300a耦接到可以包括其他绝缘体376和其他互连378的其他部件372的示例。为此，导电触点364可以设置在ic器件300a的背侧354-1上，并且导电触点374可以设置在其他部件372的要被耦接到ic器件300a的背侧354-1的一侧上。导电触点364中的各个导电触点可以耦接到在ic器件300a的背侧354-1处的背侧互连318中的相应背侧互连。导电触点374中的各个导电触点可以耦接到在其他部件372的要耦接到ic器件300a的背侧354-1的一侧处的其他互连378中的相应互连。于是互连366可以用于将导电触点364中的各个触点与导电触点374中的相应触点耦接。在一些实施例中，导电触点364、374中的任何一个可以被实施为例如焊盘或柱，例如铜焊盘或柱。在一些实施例中，导电触点364、374中的任何一个可以被实施为导电触点2263，如下所述。在一些实施例中，互连366可以被实施为第一级互连2258或第一级互连2265，如下所述。
80.在一些实施例中，其他部件372可以是封装衬底(例如，本文所述的封装衬底2252)或电路板(例如，本文所述的电路板2302)，并且互连366可以是管芯到封装衬底(dtps)互连。在其他实施例中，其他部件372可以是另一管芯或另一ic器件，并且互连366可以是管芯到管芯(dtd)互连。
81.本文公开的dtps互连可以采取任何合适的形式。在一些实施例中，一组dtps互连可以包括焊料(例如，经受热回流以形成dtps互连的焊料凸块或球)。包括焊料的dtps互连可以包括任何适当的焊料材料，例如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋、或其他合金。在一些实施例中，一组dtps互连可以包括各向异性导电材料，例如各向异性导电膜或各向异性导电膏。各向异性导电材料可以包括分散在非导电材料中的导电材料。在一些实施例中，各向异性导电材料可以包括嵌入在粘合剂或热固性粘合膜(例如，热固性联苯型环氧树脂或丙烯酸基材料)中的微观导电颗粒。在一些实施例中，导电颗粒可以包括聚合物和/或一种或多种金属(例如，镍或金)。例如，导电颗粒可以包括镍涂覆的金或银涂覆的铜，其继而涂覆有聚合物。在另一示例中，导电颗粒可以包括镍。当各向异性导电材料未被压缩时，从材料的一侧到另一侧可能没有导电路径。然而，当各向异性导电材料被充分压缩时(例如，通过各向异性导电材料的任一侧上的导电触点)，压缩区域附近的导电材料可以彼此接触，以便在压缩区域中形成从膜的一侧到另一侧的导电路径。
82.本文公开的dtd互连可以采取任何合适的形式。在一些实施例中，如本文所述的微电子组件或ic封装中的dtd互连中的一些或全部可以是金属到金属互连(例如，铜到铜互连或电镀互连)。在这样的实施例中，dtd互连的任一侧上的导电触点可以被接合在一起(例如，在升高的压力和/或温度下)，而不使用中间焊料或各向异性导电材料。在一些实施例中，可以在金属到金属互连中使用焊料的薄盖以适应平面性，并且该焊料可以在处理期间变成金属间化合物。在利用混合接合的一些金属到金属互连中，电介质材料(例如，氧化硅、氮化硅、碳化硅或有机层)可以存在于接合在一起的金属之间(例如，在提供相关联的导电触点的铜焊盘或柱之间)。在一些实施例中，dtd互连的一侧可以包括金属柱(例如，铜柱)，并且dtd互连的另一侧可以包括凹陷在电介质中的金属触点(例如，铜触点)。在一些实施例中，金属到金属互连(例如，铜到铜互连)可以包括贵金属(例如，金)或其氧化物是导电的金属(例如，银)。在一些实施例中，金属到金属互连可以包括可以具有降低的熔点的金属纳米结构(例如，纳米棒)。金属到金属互连能够比其他类型的互连可靠地传导更高的电流；例如，当电流流动时，一些焊料互连可以形成脆性金属间化合物，并且可以限制通过这种互连提供的最大电流以减轻机械故障。
83.尽管在附图中没有具体示出，但是如果替代地实施ic器件300b，或者如果实施如本文所述的ic器件300的任何其他实施例，则参考ic器件300a针对ic器件布置370提供的解释同样适用。此外，关于耦接到ic器件300的背侧354-1的其他部件372所提供的解释，类似的其他部件可以类似方式耦接到ic器件300的正侧354-2。在各种实施例中，耦接到ic器件300的背侧354-1或耦接到ic器件300正侧354-2的其他部件可以是封装衬底、电路板、中介层或其他ic管芯中的任何一个。
84.如本文所述，具有带有后端存储器和互连的电馈通网络的ic器件的ic设备可以使用任何合适的技术来制造，例如，减材、增材、镶嵌、双镶嵌等。一些这样的技术可以包括合适的沉积和图案化技术。如本文所用，“图案化”可以指使用任何合适的技术在一种或多种材料中形成图案(例如，施加抗蚀剂，使用光刻来图案化抗蚀剂，并且然后使用干法蚀刻、湿法蚀刻或任何适当的技术来蚀刻一种或多种材料)。图7是根据本公开内容的一些实施例的制造具有后端存储器和互连的电馈通网络的ic器件的说明性方法700的流程图。尽管以下
参考方法700讨论的操作以特定顺序示出并且各自被示出一次，但是这些操作可以适当地重复或以不同顺序(例如，并行)执行。另外，可以适当地省略各种操作。方法700的各种操作可以参考上面讨论的一个或多个实施例来说明，但是方法700可以用于制造具有堆叠的两级后端存储器的任何合适的ic器件(包括本文公开的实施例中的任何合适的实施例)。图7所示的示例制造方法可以包括图7中未具体示出的其他操作，例如本领域已知的各种清洁或平坦化操作。例如，在一些实施例中，ic器件的任何层可以在本文描述的制造方法的任何工艺之前、之后或期间被清洁，例如，以去除氧化物、表面接合的有机和金属污染物以及表面下污染物。在一些实施例中，可以使用例如化学溶液(例如过氧化物)和/或使用与臭氧结合的紫外线(uv)辐射和/或氧化表面(例如使用热氧化)然后去除氧化物(例如使用氢氟酸(hf))来执行清洁。在另一示例中，可以在本文所述的制造方法的任何工艺之前、之后或期间对本文所述的ic器件的顶表面进行平坦化，例如，以去除过覆盖或过量的材料。在一些实施例中，可以使用湿法或干法平坦化工艺执行平坦化，例如平坦化是化学机械平坦化(cmp)，其可以被理解为利用抛光表面、研磨剂和浆料以去除过覆盖部分并且平坦化表面的工艺。
85.如图7所示，方法700可以包括工艺702，其包括在半导体支撑结构(例如，如本文所述的feol层120)上方提供feol层。方法700还可以包括工艺704，其包括在工艺702中提供的feol层上方提供beol层(例如，如本文所述的beol层130)。方法700还可以包括工艺706，其包括在工艺704中提供的beol层上方提供正侧互连结构(例如，如本文所述的正侧互连结构140)。方法700还可以包括工艺708，其包括翻转由方法700的先前工艺所产生的ic器件，并且研磨(或抛光)ic器件的背侧(例如，以暴露/显露工艺702中提供的feol层的背侧)，从而在另一面上执行进一步的处理。例如，如果在工艺706之后执行工艺708，如图7所示，则接下来方法700可以包括工艺710，其包括在工艺708中提供的feol层的暴露背侧上方提供背侧互连结构(例如，如本文所述的背侧互连结构110)。在其他实施例中，方法700的工艺可以以不同的顺序执行。例如，工艺704和工艺706中的任何一个可以在工艺710之后执行。
86.在一些实施例中，由于在ic器件100/300的制造期间在不同侧上执行不同的制造工艺，这些器件可以表现出表明如图7所示的制造方法的典型特征。特别地，对于某些制造工艺，例如图6所示的平面中的各种互连的截面形状可以是梯形的，即，互连的截面可以具有两条平行边，平行边中的一条边是短边，平行边的另一条是长边。例如，用于制造互连的双镶嵌或单镶嵌工艺可以导致这种梯形截面。因此，检查后端互连308、背侧互连318、正侧互连328和过孔360的梯形截面形状可以揭示如图7中所示的制造方法的典型特征。特别地，后端互连308和正侧互连328的梯形截面的短边可以比其长边更接近背侧互连结构110，或者，换言之，后端互连308和正侧互连328的梯形截面的长边可以比其短边更接近正侧354-2。此外，背侧互连318的梯形截面的短边可以比其长边更接近feol层120，或者，换言之，背侧互连318的梯形截面的长边可比其短边更远离正侧354-2。此外，对于ic器件300b，过孔360的梯形截面的短边可以位于背侧354-1，而过孔360的长边可以位于正侧354-2，如图6b所示。
87.图8提供了根据本公开内容的一些实施例的具有后端存储器和互连的电馈通网络的ic器件800的俯视图的示意图。如图8所示，ic器件800可以包括一个或多个(通常是多个)数据块810。数据块810在图8的示例中被示为布置成2
×
2阵列的四个数据块810，并且个别
地用破折号之后的指示每个数据块810的行和列的附图标记来标记。然而，在ic器件800的其他实施例中，数据块810的数量和相对布置可以不同。
88.如图8中进一步所示，给定数据块810可以包括一个或多个(通常为多个)存储器阵列电路820。在一些实施例中，存储器阵列电路820中的至少一些可以包括如本文所述的后端存储器。图8的数据块810中的每一个被示为具有五个存储器阵列电路820，个别地用破折号之后的指示给定数据块810内的存储器阵列电路820的数量的附图标记来标记。然而，在ic器件800的其他实施例中，数据块810中的任何一个内的存储器阵列电路820的数量和相对布置可以与图8中所示的不同，并且在各种实施例中，不同数据块810可以包括不同数量的存储器阵列电路820。
89.同样如图8所示，给定存储器阵列电路820可以包括一个或多个(通常是多个)存储器阵列822。这在图8中以具有四个存储器阵列822的数据块810-12的存储器阵列电路820-1的示例详细图示展示，四个存储器阵列个别地用破折号之后的指示给定存储器阵列电路820内的存储器阵列822的数量的附图标记来标记。然而，在ic器件800的其他实施例中，存储器阵列电路820中的任何一个内的存储器阵列822的数量和相对布置可以与图8所示的不同，并且在各种实施例中，不同的存储器阵列电路820可以包括不同数量的存储器阵列822。存储器阵列822中的每一个可以包括本文中所描述的后端存储器单元中的任何一个。例如，在一些实施例中，存储器阵列822可以包括dram单元、sram单元等。在一些实施例中，存储器阵列822可以包括包括如本文所述的后端晶体管的存储器单元。在其他实施例中，存储器阵列822可以包括包括前端晶体管的存储器单元，或者包括后端和前端晶体管的某种组合的存储器单元。
90.图8进一步示出了存储器阵列电路820还可以包括通过被配置为向/从存储器阵列822的各种ic部件/在其之间传送信号而与存储器阵列822相关联的多个信号过孔824。在一些实施例中，信号过孔824的不同子集可以与给定存储器阵列电路820的每个存储器阵列822相关联。例如，如图8所示，组826-1可以包括与存储器阵列822-1相关联的多个过孔824(例如，五个过孔824)，组826-2可以包括与存储器阵列822-2相关联的多个过孔824(例如，五个过孔824)，组826-3可以包括与存储器阵列822-3相关联的多个过孔824(例如，五个过孔824)，并且组826-4可以包括与存储器阵列822-4相关联的多个过孔824(例如，五个过孔824)。在一些实施例中，信号过孔824的给定组826可以布置在对应的存储器阵列822附近提供的行列中，如图8所示。在一些实施例中，信号过孔824的不同组826的行列可以布置为基本上平行于对应的存储器阵列822的一个边缘。
91.如图8中进一步所示，存储器阵列电路820还可以包括控制电路828，其与存储器阵列电路820的存储器阵列822中的一个或多个相关联并且被配置为控制存储器阵列电路820的存储器阵列822中的一个或多个。例如，控制电路828可以包括用于存储器阵列822的存储器单元的wl或wl控制器和/或bl或bl控制器中的一个或多个。
92.图8进一步示出了存储器阵列电路820还可以包括通过被配置为向数据块810的各种ic部件(例如，向存储器阵列822的各种部件)提供电力而与数据块810相关联的多个电源过孔830。在一些实施例中，电源过孔830的不同子集可以与一个或多个数据块810相关联。例如，如图8所示，组836-1可以包括与数据块810-11和810-21相关联的多个电源过孔830(例如，10个电源过孔830)，而组836-2可以包括与数据块810-12和810-22相关联的多个电
源过孔830(例如，10个电源过孔830)。在一些实施例中，电源过孔830的给定组836可以被布置在对应的一个或多个数据块810附近提供的行列中，如图8所示。在一些实施例中，电源过孔830的不同组836的行列可以被布置为基本上平行于对应的数据块810的一个边缘。
93.在一些实施例中，相邻电源过孔830和相邻信号过孔824的间距和相对尺寸可以不同。通常，电源过孔830的截面尺寸(例如，直径)和间距可以大于信号过孔824的截面尺寸和间距。例如，多个电源过孔830的间距(例如，沿着行列836中的一条设置的那些)可以在大约10至25微米之间，例如，在大约15至20微米之间，并且多个信号过孔824的间距(例如，沿着行列826中的一条设置的那些)可以在大约2至12微米之间，例如，在大约4至9微米之间。
94.在一些实施例中，在ic器件800的平面中，信号过孔824沿其布置的行列826可以基本上垂直于电源过孔830沿其布置的行列836。图8中示出了这样的一个示例。然而，在其他实施例中，信号过孔824和电源过孔830的相对布置可以与图8所示的不同。
95.尽管由于图8提供了俯视图而没有在图8中具体示出，但是在一些实施例中，信号过孔824和电源过孔830可以是tsv，其被配置为通过混合接合或通过使用如本文所述的dtd互连，在堆叠在一起的多个管芯之间路由信号和电力。
96.在ic器件800的一些实施例中，信号过孔824可以由延伸穿过任何存储器阵列822的电馈通网络350来代替或补充。
97.如本文所公开的具有后端存储器和互连的电馈通网络的ic器件可以被包括在任何合适的电子设备中。图9-13示出了可以包括如本文所公开的具有后端存储器和互连的电馈通网络的一个或多个ic器件的设备和部件的各种示例。
98.图9a-9b是根据本文公开的任何实施例的包括具有后端存储器和互连的电馈通网络的一个或多个ic器件的晶圆2000和管芯2002俯视图。在一些实施例中，根据本文公开的任何实施例，管芯2002可以包括在ic封装中。例如，任何管芯2002可以用作图11所示的ic封装2200中的任何管芯2256。晶圆2000可以由半导体材料构成，并且可以包括具有在晶圆2000的表面上形成的ic结构的一个或多个管芯2002。每个管芯2002可以是包括任何合适的ic(例如，包括如本文所述的后端存储器和互连的电馈通网络的ic)的半导体产品的重复单元。在半导体产品的制造完成之后(例如，在制造如本文所述的后端存储器和互连的电馈通网络之后，例如，本文所述的具有后端存储器和互连的电馈通网络的ic器件的任何实施例)，晶圆2000可以经历单切(singulation)工艺，在该单切工艺中，每个管芯2002彼此分离以提供半导体产品的分立“芯片”。特别地，包括如本文所公开的后端存储器和互连的电馈通网络的器件可以采取晶圆2000的形式(例如，未经单切)或管芯2002的形式(例如，经单切)。管芯2002可以包括一个或多个晶体管(例如，如本文所述的feol层120的一个或多个晶体管和beol层130的一个或多个晶体管，和/或下面讨论的图10的一个或多个feol晶体管2140)、一个或多个存储器层(例如，如本文所述的dram层)和/或支持电路(例如，如本文所述的一个或多个互连)，以将电信号路由到晶体管和/或存储器单元，以及任何其他ic部件。在一些实施例中，晶圆2000或管芯2002可以实施或包括存储器器件、逻辑器件(例如，and、or、nand或nor门)或任何其他合适的电路元件。这些器件中的多个可以被组合在单个管芯2002上。例如，由给定层中的多个存储器单元形成的存储器阵列可以与处理设备(例如，图13的处理设备2402)或被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令的其他逻辑单元形成在相同的管芯2002上。
99.图10是根据本文公开的任何实施例的可以包括后端存储器和互连的电馈通网络的ic器件2100的一侧的截面侧视图。例如，ic器件2100可以形成用于制造上述ic器件100、300或800中的任何一个的基础。特别地，本文描述的不同存储器层可以在ic器件2100的任何beol层中实施，例如，在图10所示的任何互连层2106-2110中实施。因为存在这样的后端存储器和互连的电馈通网络可以集成在ic器件2100中的各种可能性，所以后端存储器层未在图10中具体示出。例如，在一些实施例中，如本文所述的后端存储器层中的任何一个可以包括在ic器件2100的互连层2106-2110之上。在另一示例中，如本文所述的后端存储器层中的至少一些可以包括在ic器件2100的互连层2106-2110中的一个或多个内。在一些实施例中，ic器件2100可以用作ic封装2300中的任何管芯2256。
100.如图10所示，ic器件2100可以包括背侧互连结构2102，在其上方提供了一个或多个器件层2104。背侧互连结构2102可以被实施为如上所述的背侧互连结构110。器件层2104提供具有上述feol层120的前端晶体管304的一个或多个层的一个示例。器件层2104可以包括形成在衬底2102上的一个或多个晶体管2140(例如，金属氧化物半导体场效应晶体管(mosfet))的特征。晶体管2140提供上述前端晶体管304中的任何一个的一个示例。器件层2104可以包括例如一个或多个s/d区域2120、控制s/d区域2120之间的晶体管2140中的电流流动的栅极2122、以及向/从s/d区域2120路由电信号的一个或多个s/d触点2124。晶体管2140可以包括为了清楚起见而未示出的附加特征，例如器件隔离区域、栅极触点等。
101.每个晶体管2140可以包括由至少两层形成的栅极2122，即栅极电介质层和栅极电极层。通常，晶体管2140的栅极电介质层可以包括一层或层的堆叠体，并且可以包括以上参考栅极电介质216描述的任何材料。在一些实施例中，当使用高k材料时，可以对栅极2122的栅极电介质执行退火工艺以改进其质量。
102.栅极电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管2140是pmos晶体管还是nmos晶体管。在一些实施方式中，栅极电极可以包括两个或更多个金属层的堆叠体，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。出于其他目的，可以包括另外的金属层，例如阻挡层。栅极2122的栅极电极可以包括上文关于栅极电极214所描述的材料中的任何一个。
103.在一些实施例中，当沿着源极-沟道-漏极方向观察晶体管2140的截面时，栅极2122的栅极电极可以包括u形结构，该u形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅极电极的金属层中的至少一个可以简单地是基本上平行于衬底的顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅极电极可以包括u形结构和平面非u形结构的组合。例如，栅极电极可以包括形成在一个或多个平面非u形层的顶部上的一个或多个u形金属层。在一些实施例中，栅极电极可以包括v形结构(例如，当finfet的鳍状物不具有“平坦”上表面，而是具有圆形的峰时)。
104.在一些实施例中，可以在栅极堆叠体的相对侧上形成将栅极堆叠体括在其间的一对侧壁间隔体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。形成侧壁间隔体的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多对间隔体，例如，两对、三对或四对侧壁间隔体可以形成在栅极堆叠体的相对侧上。
105.s/d区域2120可以与每个晶体管2140的栅极相邻。s/d区域2120可以使用例如注入/扩散工艺或蚀刻/沉积工艺形成。
106.各种晶体管2140不限于图10中所示的类型和配置，并且可以包括各种各样的其他类型和配置，诸如例如平面晶体管、非平面晶体管(例如，finfet、纳米线或者纳米带晶体管)或者不同类型和配置的晶体管的组合。
107.一个或多个互连层2106-2110可以形成ic器件2100的ild堆叠体2119。在一些实施例中，可以通过设置在器件层2104上的一个或多个互连层(在图10中被示为互连层2106-2110)向和/或从器件层2104的晶体管2140和/或向在ic器件2100的ild堆叠体2119中实施的后端存储器路由诸如电力和/或输入/输出(i/o)信号的电信号。例如，器件层2104的导电特征(例如，栅极2122和s/d触点2124)可以与互连层2106-2110的互连结构2128电耦接。在一些实施例中，一个或多个互连层2106-2110可以实施如本文所述的正侧互连结构140。
108.互连结构2128可以布置在互连层2106-2110内，以根据各种设计来路由电信号(特别地，该布置不限于图10中所示的互连结构2128的特定配置)。尽管图10中示出了特定数量的互连层2106-2110，但是本公开内容的实施例包括具有比所示的更多或更少互连层的ic器件。
109.在一些实施例中，互连结构2128可以包括填充有诸如金属的导电材料的沟槽结构2128a(有时称为“行列”)和/或过孔结构2128b(有时称为“孔”)。沟槽结构2128a可以被布置为在基本上平行于衬底2102的其上形成器件层2104的表面的平面的方向上路由电信号。例如，沟槽结构2128a可以在从图10的角度看进出纸面的方向上路由电信号。过孔结构2128b可以被布置为在基本上垂直于衬底2102的其上形成器件层2104的表面的平面的方向上路由电信号。在一些实施例中，过孔结构2128b可以将不同互连层2106-2110的沟槽结构2128a电耦接在一起。
110.互连层2106-2110可以包括设置在互连结构2128之间的电介质材料2126，如图10所示。在一些实施例中，设置在互连层2106-2110中的不同互连层中的互连结构2128之间的电介质材料2126可以具有不同的组成；在其他实施例中，不同互连层2106-2110之间的电介质材料2126的组成可以相同。电介质材料2126可以包括上文所述的绝缘体/电介质材料中的任何一个。
111.第一互连层2106(称为金属1或“m1”)可以直接形成在器件层2104上。在一些实施例中，第一互连层2106可以包括沟槽结构2128a和/或过孔结构2128b，如图所示。第一互连层2106的沟槽结构2128a可以与器件层2104的触点(例如，s/d触点2124)耦接。
112.第二互连层2108(称为金属2或“m2”)可以直接形成在第一互连层2106上。在一些实施例中，第二互连层2108可以包括过孔结构2128b，以将第二互连层2108的沟槽结构2128a与第一互连层2106的沟槽结构2128a耦接。尽管为了清楚起见，沟槽结构2128a和过孔结构2128b在结构上用每个互连层内(例如，在第二互连层2108内)的线来勾画，但是在一些实施例中，沟槽结构2128a和过孔结构2128b可以在结构上和/或材料上是连续的(例如，在双镶嵌工艺期间同时填充)。
113.根据结合第二互连层2108或第一互连层2106描述的类似技术和配置，可以在第二互连层2108上接连形成第三互连层2110(称为金属3或“m3”)(以及根据需要，形成附加互连层)。
114.互连层2106-2110可以是上文所述的beol层130的金属层。同样如上所述，ic器件2100中可以存在其他金属层。
115.在一些实施例中，可以从背侧功率输送结构2102和/或从正侧(例如使用由互连层2106-2110实施的正侧功率输送结构140)向和/或从器件层2104的晶体管2140和/或向ic器件2100的ild堆叠体2119中实施的后端存储器路由诸如电力和/或i/o信号的电信号。
116.ic器件2100可以形成在图9a的晶圆2000上，并且可以包括在管芯中，例如图9b的管芯2002中。
117.图11是根据本文公开的任何实施例的可以包括具有后端存储器和互连的电馈通网络的一个或多个ic器件的示例ic封装2200的截面侧视图。在一些实施例中，ic封装2200可以是系统级封装(sip)。
118.封装衬底2252可以由电介质材料(例如，陶瓷、内建膜(buildup film)、其中具有填充物颗粒的环氧树脂膜等)形成，并且可以具有在面2272与面2274之间、或面2272上的不同位置之间、和/或面2274上的不同位置之间延伸穿过电介质材料的导电路径。这些导电路径可以采取以上参考图10讨论的互连结构2128中的任何一个的形式。
119.封装衬底2252可以包括通过封装衬底2252耦接到导电路径2262的导电触点2263，从而允许管芯2256和/或中介层2257内的电路电耦接到导电触点2264中的各个导电触点(或电耦接到封装衬底2252中所包括的其他器件，未示出)。
120.ic封装2200可以包括中介层2257，其经由中介层2257的导电触点2261、第一级互连2265和封装衬底2252的导电触点2263耦接到封装衬底2252。图11中所示的第一级互连2265是焊料凸块，但是可以使用任何合适的第一级互连2265。在一些实施例中，ic封装2200中可以不包括中介层2257；相反，管芯2256可以通过第一级互连2265直接耦接到面2272处的导电触点2263。
121.ic封装2200可以包括经由管芯2256的导电触点2254、第一级互连2258、以及中介层2257的导电触点2260耦接到中介层2257的一个或多个管芯2256。导电触点2260可以通过中介层2257耦接到导电路径(未示出)，从而允许管芯2256内的电路电耦接到导电触点2261中的各个导电触点(或电耦接到中介层2257中所包括的其他器件，未示出)。图11中所示的第一级互连2258是焊料凸块，但是可以使用任何合适的第一级互连2258。如本文所用，“导电触点”可以指导电材料(例如，金属)的一部分，其用作不同部件之间的接口；导电触点可以凹陷进入部件的表面、与部件的表面齐平或者远离部件的表面延伸，并且可以采取任何合适的形式(例如，导电焊盘或插座)。
122.在一些实施例中，底部填充材料2266可以围绕第一级互连2265设置在封装衬底2252与中介层2257之间，并且模制化合物2268可以围绕管芯2256和中介层2257设置并且与封装衬底2252接触。在一些实施例中，底部填充材料2266可以与模制化合物2268相同。可以用于底部填充材料2266和模制化合物2268的示例材料是合适的环氧树脂模制材料(在合适的情况下)。第二级互连2270可以耦接到导电触点2264。图11中所示的第二级互连2270是焊料球(例如，用于球栅格阵列布置)，但是可以使用任何合适的第二级互连2270(例如，在引脚栅格阵列布置中的引脚或在连接盘(land)栅格阵列布置中的连接盘)。第二级互连2270可以用于将ic封装2200耦接到另一部件，例如电路板(例如，主板)、中介层、或另一ic封装，如本领域中已知的以及如以下参考图12所讨论的。
123.管芯2256可以采用本文讨论的管芯2002的任何实施例的形式(例如，可以包括ic器件2100的任何实施例)。在ic封装2200包括多个管芯2256的实施例中，ic封装2200可以被称为多芯片封装(mcp)。管芯2256可以包括执行任何期望的功能的电路。例如，一个或多个管芯2256可以是逻辑管芯(例如，硅基管芯)，并且一个或多个管芯2256可以是存储器管芯(例如，高带宽存储器)，包括如本文所述的嵌入式存储器管芯。在一些实施例中，管芯2256中的任何一个管芯可以包括后端存储器和互连的电馈通网络，例如，如上所述；在一些实施例中，至少一些管芯2256可以不包括后端存储器和互连的电馈通网络。
124.图11中所示的ic封装2200可以是倒装芯片封装，但是可以使用其他封装架构。例如，ic封装2200可以是球栅格阵列(bga)封装，例如嵌入式晶圆级球栅格阵列(ewlb)封装。在另一示例中，ic封装2200可以是晶圆级芯片规模封装(wlcsp)或面板扇出(fo)封装。尽管在图11的ic封装2200中示出了两个管芯2256，但是ic封装2200可以包括任何期望数量的管芯2256。ic封装2200可以包括附加的无源部件，例如设置在封装衬底2252的第一面2272或第二面2274上或者中介层2257的任一面上的表面安装电阻器、电容器和电感器。更一般地，ic封装2200可以包括本领域已知的任何其他有源部件或无源部件。
125.图12是根据本文公开的任何实施例的ic器件组件2300的截面侧视图，该ic器件组件可以包括具有带有后端存储器和互连的电馈通网络的一个或多个ic器件的部件。ic器件组件2300包括设置在电路板2302(其可以是例如主板板)上的多个部件。ic器件组件2300包括设置在电路板2302的第一面2340和电路板2302的相对的第二面2342上的部件；通常，部件可以设置在面2340和2342中的一个或两个上。特别地，ic器件组件2300的部件中的任何合适的部件可以包括根据本文公开的任何实施例的具有后端存储器和互连的电馈通网络的一个或多个ic器件中的任何ic器件；例如，下面参考ic器件组件2300讨论的任何ic封装可以采取上面参考图11讨论的ic封装2200的任何实施例的形式(例如，可以包括具有在管芯2256上提供的后端存储器和互连的电馈通网络的一个或多个ic器件)。
126.在一些实施例中，电路板2302可以是包括多个金属层的pcb，多个金属层通过电介质材料层彼此分离并且通过导电过孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦接到电路板2302的部件之间路由电信号(可选地与其他金属层结合)。在其他实施例中，电路板2302可以是非pcb基板。
127.图12中所示的ic器件组件2300包括通过耦接部件2316耦接到电路板2302的第一面2340的中介层上封装结构(package-on-interposer structure)2336。耦接部件2316可以将中介层上封装结构2336电和机械耦接到电路板2302，并且可以包括焊料球(例如，如图12所示)、插座的凸部分和凹部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦接结构。
128.中介层上封装结构2336可以包括通过耦接部件2318耦接到中介层2304的ic封装2320。耦接部件2318可以采取用于应用的任何合适的形式，例如上文参考耦接部件2316所讨论的形式。ic封装2320可以是或包括例如管芯(图9b的管芯2002)、ic器件(例如，图10的ic器件2100)或任何其他合适的部件。特别地，ic封装2320可以包括如本文所述的具有后端存储器和互连的电馈通网络的一个或多个ic器件。尽管图12中示出了单个ic封装2320，但是多个ic封装可以耦接到中介层2304；实际上，附加的中介层可以耦接到中介层2304。中介层2304可以提供用于桥接电路板2302和ic封装2320的中间衬底。一般地，中介层2304可以
将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，中介层2304可以将ic封装2320(例如，管芯)耦接到耦接部件2316的bga以用于耦接到电路板2302。在图12中所示的实施例中，ic封装2320和电路板2302附接到中介层2304的相对侧；在其他实施例中，ic封装2320和电路板2302可以附接到中介层2304的同一侧。在一些实施例中，三个或更多个部件可以通过中介层2304互连。
129.中介层2304可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施方式中，中介层2304可以由交替的刚性或柔性材料形成，交替的刚性或柔性材料可以包括与上文描述的用于半导体衬底的材料相同的材料，例如硅、锗、以及其他iii-v族和iv族材料。中介层2304可以包括金属互连2308和过孔2310，包括但不限于穿硅过孔(tsv)2306。中介层2304还可以包括嵌入式器件2314，其包括无源器件和有源器件两者。这些器件可以包括但不限于电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(esd)保护器件和存储器器件。更复杂的器件(例如，射频(rf)器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(mems)器件)也可以形成在中介层2304上。中介层上封装结构2336可以采用本领域已知的任何中介层上封装结构的形式。
130.ic器件组件2300可以包括通过耦接部件2322耦接到电路板2302的第一面2340的ic封装2324。耦接部件2322可以采取上文参考耦接部件2316讨论的任何实施例的形式，并且ic封装2324可以采取上文参考ic封装2320讨论的任何实施例的形式。
131.图12中示出的ic器件组件2300包括通过耦接部件2328耦接到电路板2302的第二面2342的封装上封装结构(package-on-package structure)2334。封装上封装结构2334可以包括通过耦接部件2330耦接在一起的ic封装2326和ic封装2332，使得ic封装2326设置于电路板2302与ic封装2332之间。耦接部件2328和2330可以采取上文讨论的耦接部件2316的任何实施例的形式，并且ic封装2326和2332可以采取上文讨论的ic封装2320的任何实施例的形式。封装上封装结构2334可以根据现有技术中已知的任何封装上封装结构而配置。
132.图13是根据本文公开的任何实施例的示例计算设备2400的框图，该示例计算设备可以包括具有带有后端存储器和互连的电馈通网络的一个或多个ic器件的一个或多个部件。例如，计算设备2400的部件中的任何合适的部件可以包括管芯(例如，管芯2002(图9b))，该管芯包括根据本文所公开的任何实施例的后端存储器和互连的电馈通网络。计算设备2400的任何部件可以包括ic器件2100(图10)和/或ic封装2200(图11)。计算设备2400的任何部件可以包括ic器件组件2300(图12)。
133.图13示出了包括在计算设备2400中的多个部件，但是这些部件中的任何一个或多个都可以被省略或复制，以适合于应用。在一些实施例中，包括在计算设备2400中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，这些部件中的一些或所有部件被制造到单个片上系统(soc)管芯上。
134.另外，在各种实施例中，计算设备2400可以不包括图13中所示的一个或多个部件，但是计算设备2400可以包括用于耦接到一个或多个部件的接口电路。例如，计算设备2400可以不包括显示设备2406，但是可以包括显示设备2406可以耦接到其的显示设备接口电路(例如，连接器和驱动电路)。在另一组示例中，计算设备2400可以不包括音频输入设备2418或音频输出设备2408，但是可以包括音频输入设备2418或音频输出设备2408可以耦接到其
的音频输入或输出设备接口电路(例如，连接器和支持电路)。
135.计算设备2400可以包括处理设备2402(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备2402可以包括一个或多个数字信号处理器(dsp)、专用ic(asic)、中央处理单元(cpu)、图形处理单元(gpu)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。计算设备2400可以包括存储器2404，其本身可以包括一个或多个存储器器件，例如易失性存储器(例如，dram)、非易失性存储器(例如，只读存储器(rom))、闪存存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2404可以包括与处理设备2402共享管芯的存储器。该存储器可以用作高速缓冲存储器。存储器2404可以包括具有如本文所述的后端存储器和互连的电馈通网络的一个或多个ic器件。
136.在一些实施例中，计算设备2400可以包括通信芯片2412(例如，一个或多个通信芯片)。例如，通信芯片2412可以被配置为用于管理用于向和从计算设备2400传递数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
137.通信芯片2412可以实施若干无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee 602.11族)、ieee 602.16标准(例如，ieee 602.16-2005修订)、长期演进(lte)项目以及任何修订、更新和/或修正(例如，高级lte项目、超移动宽带(umb)项目(也被称为“3gpp2”)等)。ieee 602.16兼容的宽带无线接入(bwa)网络一般地被称为wimax网络，即代表全球微波接入互通的首字母缩写词，它是通过ieee602.16标准的一致性和互通性测试的产品的认证标志。通信芯片2412可以根据全球移动通信系统(gsm)、通用分组无线业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络来操作。通信芯片2412可以根据gsm演进的增强型数据(edge)、gsm edge无线接入网(geran)、通用陆地无线接入网(utran)或演进型utran(e-utran)来操作。通信芯片2412可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)、其派生物以及被指定为3g、4g、5g及以上的任何其他无线协议来操作。在其他实施例中，通信芯片2412可以根据其他无线协议来操作。计算设备2400可以包括天线2422以促进无线通信和/或接收其他无线通信(例如，am或fm无线电传输)。
138.在一些实施方式中，通信芯片2412可以管理有线通信，例如，电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片2412可以包括多个通信芯片。例如，第一通信芯片2412可以专用于诸如wi-fi或蓝牙的较短距离无线通信，并且第二通信芯片2412可以专用于诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无线通信。在一些实施例中，第一通信芯片2412可以专用于无线通信，并且第二通信芯片2412可以专用于有线通信。
139.计算设备2400可以包括电池/电源电路2414。电池/电源电路2414可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将计算设备2400的部件耦接到与计算设备2400分离的能量源(例如，ac线路功率)的电路。
140.计算设备2400可以包括显示设备2406(或对应的接口电路，如上文所讨论的)。例
如，显示设备2406可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(lcd)、发光二极管显示器或平板显示器。
141.计算设备2400可以包括音频输出设备2408(或对应的接口电路，如上文所讨论的)。例如，音频输出设备2408可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
142.计算设备2400可以包括音频输入设备2418(或对应的接口电路，如上文所讨论的)。音频输入设备2418可以包括生成表示声音的信号的任何设备，例如，麦克风、麦克风阵列、或数字乐器(例如，具有乐器数字接口(midi)输出的乐器)。
143.计算设备2400可以包括gps设备2416(或对应的接口电路，如上文所讨论的)。gps设备2416可以与基于卫星的系统通信，并且可以接收计算设备2400的位置，如本领域已知的。
144.计算设备2400可以包括其他输出设备2410(或对应的接口电路，如上文所讨论的)。其他输出设备2410的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发送器、或附加存储设备。
145.计算设备2400可以包括其他输入设备2420(或对应的接口电路，如上文所讨论的)。其他输入设备2420的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、光标控制设备(例如，鼠标、指示笔、触摸板)、条形码读取器、快速响应(qr)码读取器、任何传感器、或射频标识(rfid)读取器。
146.计算设备2400可以具有任何期望的形状因子，例如手持或移动计算设备(例如，蜂窝电话、智能电话、移动因特网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(pda)、超级移动个人计算机等)、台式计算设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器、或可穿戴计算设备。在一些实施例中，计算设备2400可以是处理数据的任何其他电子设备。
147.以下段落提供了本文所公开的实施例的各种示例。
148.示例1提供了一种ic器件，包括：背侧互连结构，包括背侧互连；前端层，包括前端晶体管，前端层具有第一面和相对的第二面；后端层，包括后端存储器单元和后端互连；以及正侧互连结构，包括正侧互连，其中，前端层在背侧互连结构与后端层之间，后端层在前端层与正侧互连结构之间，并且背侧互连中的至少一个背侧互连通过后端互连中的两个或更多个后端互连的电馈通网络电耦接到正侧互连中的至少一个正侧互连。
149.示例2提供了根据示例1的ic器件，其中，后端互连中的两个或更多个后端互连包括至少一个导电过孔和至少一条导电线。
150.示例3提供了根据示例1或2的ic器件，其中，ic器件具有第一面(例如，背侧)和与第一面相对的第二面(例如，正侧)，背侧互连中的至少一个背侧互连耦接到第一面处的导电触点，并且正侧互连中的至少一个正侧互连耦接到第二面处的导电触点。
151.示例4提供了根据示例3的ic器件，其中，第一面处的导电触点和第二面处的导电触点中的单独一个导电触点包括导电焊盘或导电柱。
152.示例5提供了根据前述示例中的任一项的ic器件，其中，电馈通网络耦接到后端存储器单元中的一个或多个后端存储器单元。
153.示例6提供了根据前述示例中的任一项的ic器件，其中，电馈通网络用于向、或从、或向和从后端存储器单元中的一个或多个后端存储器单元传送信号。
154.示例7提供了根据前述示例中的任一项的ic器件，其中，ic器件包括第一部分和第二部分，每个部分在ic器件的第一面(例如，背侧)与二面(例如，正侧)之间延伸，第二面与第一面相对，背侧互连结构、前端层、后端层和正侧互连结构布置在ic器件的第一部分中，并且ic器件的第二部分包括在ic器件的第一面与第二面之间延伸的多个过孔。
155.示例8提供了根据示例7的ic器件，其中，电馈通网络用于向、或从、或向和从后端存储器单元中的一个或多个后端存储器单元传送信号，并且ic器件的第二部分中的多个过孔用于向后端存储器单元中的一个或多个后端存储器单元提供电力。
156.示例9提供了根据示例7或8的ic器件，其中，多个过孔是第一多个过孔，ic器件的第二部分还包括在ic器件的第一面与第二面之间延伸的第二多个过孔，并且第一多个过孔的平均间距大于第二多个过孔的平均间距。
157.示例10提供了根据示例9的ic器件，其中，第一多个过孔的平均间距在大约10至25微米之间，例如在大约15至20微米之间，并且第二多个过孔的平均间距在大约2至12微米之间，例如在大约4至9微米之间。
158.示例11提供了根据示例9或10的ic器件，其中，第一多个过孔布置在第一行列(例如，行列836)中，第二多个信号过孔布置在第二行列(例如，行列826)中，并且在基本上平行于前端层的平面中，第二行列基本上垂直于第一行列。
159.示例12提供了根据前述示例中的任一项的ic器件，其中，在基本上垂直于前端层的平面中，背侧互连中的至少一个背侧互连的截面、后端互连中的至少一个后端互连的截面、以及正侧互连中的至少一个正侧互连的截面中的每一个截面是包括两条平行边的梯形，两条平行边中的一条边是短边，并且两条平行边中的另一条边是长边，并且对于背侧互连中的至少一个背侧互连的截面的梯形、后端互连中的至少一个后端互连的截面的梯形、以及正侧互连中的至少一个正侧互连的截面的梯形中的每一个梯形，短边比长边更接近前端层。
160.示例13提供了根据前述示例中的任一项的ic器件，其中，后端存储器单元中的单独一个后端存储器单元包括晶体管和耦接到晶体管的电容器。
161.示例14提供了根据前述示例中的任一项的ic器件，其中，后端存储器单元布置在后端层的不同层中的多个存储器阵列中。
162.示例15提供了一种ic封装，包括根据前述示例中的任一项的ic器件；以及耦接到ic器件的其他ic部件。ic器件可以例如包括：背侧互连结构，包括背侧互连；前端层，包括前端晶体管，前端层具有正侧和背侧；后端层，包括后端存储器单元和后端互连；以及正侧互连结构，包括正侧互连，其中，背侧互连结构在前端层的背侧上，后端层在前端层的正侧上并且在前端层与正侧互连结构之间，并且背侧互连通过多个后端互连电耦接到正侧互连。
163.示例16提供了根据示例15的ic封装，其中，多个后端互连包括至少一个导电过孔和至少一条导电线。
164.示例17提供了根据示例15或16的ic封装，其中，背侧互连耦接(例如，接触)到ic器件的第一面(例如，背侧)处的导电触点，正侧互连耦接(例如，接触)到ic器件的第二面(例如，正侧)处的导电触点，第二面与第一面相对，ic封装还包括第一部件和第二部件，第一部
件通过第一互连耦接到ic器件的第一面处的导电触点，并且第二部件通过第二互连耦接到ic器件的第二面处的导电触点。
165.示例18提供了根据示例17的ic封装，其中，第一面处的导电触点和第二面处的导电触点中的单独一个导电触点包括导电焊盘或导电柱。
166.示例19提供了根据示例17或18的ic封装，其中，第一部件或第二部件包括封装衬底、中介层或其他ic管芯中的一个。
167.示例20提供了根据示例15-19中的任一项的ic封装，其中，ic器件包括存储器设备、计算设备、可穿戴设备、手持电子设备和无线通信设备中的至少一个，或者是其一部分。
168.示例21提供了一种电子设备，包括载体衬底；以及耦接到载体衬底的根据前述示例中的任一项的ic器件和根据前述示例中的任一项的ic封装中的一个或多个。
169.示例22提供了根据示例21的电子设备，其中，载体衬底是主板。
170.示例23提供了根据示例21的电子设备，其中，载体衬底是pcb。
171.示例24提供了根据示例21-23中的任一项的电子设备，其中，电子设备是可穿戴电子设备(例如，智能手表)或手持电子设备(例如，移动电话)。
172.示例25提供了根据示例21-24中的任一项的电子设备，其中，电子设备还包括一个或多个通信芯片和天线。
173.示例26提供了根据示例21-25中的任一项的电子设备，其中，电子设备是rf收发器。
174.示例27提供了根据示例21-25中的任一项的电子设备，其中，电子设备是例如rf收发器的rf通信设备的开关、功率放大器、低噪声放大器、滤波器、滤波器组、双工器、上变频器或下变频器中的一个。
175.示例28提供了根据示例21-25中的任一项的电子设备，其中，电子设备是计算设备。
176.示例29提供了根据示例21-28中的任一项的电子设备，其中，电子设备包括在无线通信系统的基站中。
177.示例30提供了根据示例21-28中的任一项的电子设备，其中，电子设备被包括在无线通信系统的用户装备设备(即，移动设备)中。
178.示例31提供了一种制造ic器件的方法。该方法包括：在包括半导体材料的支撑结构上方制造前端层，前端层包括前端晶体管，其中，前端晶体管中的单独一个前端晶体管的沟道区域是半导体材料的一部分；在前端层上方制造后端层，后端层包括后端存储器单元和后端互连；通过去除支撑结构的至少一部分以暴露前端层的至少部分来执行背侧显露；在后端层上方制造包括正侧互连的正侧互连结构；以及在暴露的前端层上方制造包括背侧互连的背侧互连结构，其中，背侧互连中的至少一个背侧互连通过后端互连中的两个或更多个后端互连的电馈通网络电耦接到正侧互连中的至少一个正侧互连。
179.示例32提供了根据示例31的方法，其中，制造后端层包括形成在后端层的第一面与第二面之间延伸的后端互连中的两个或更多个后端互连的电馈通网络，第二面与第一面相对，后端层的第一面处的后端互连中的两个或更多个后端互连的电馈通网络的一部分耦接到背侧互连中的至少一个背侧互连，并且后端层的第二面处的后端互连中的两个或更多个后端互连的电馈通网络的一部分耦接到正侧互连中的至少一个正侧互连。
180.示例33提供了根据示例31-32中的任一项的方法，还包括用于形成根据前述示例中的任一项的ic器件(例如，用于形成根据示例1-14中的任一项的ic器件)的工艺。
181.示例34提供了根据示例31-33中的任一项的方法，还包括用于形成根据前述示例中的任一项的ic封装(例如，用于形成根据示例15-20中的任一项的ic封装)的工艺。
182.示例35提供了根据示例31-34中的任一项的方法，还包括用于形成根据前述示例中的任一项的电子设备(例如，用于形成根据示例21-30中的任一项的电子设备)的工艺。
183.以上对本公开内容的所示实施方式的描述，包括摘要中所描述的，不是旨在是详尽无遗的或将本公开内容限制为所公开的精确形式。虽然本文出于说明性目的描述了本公开内容的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开内容的范围内各种等效修改是可能的。根据以上的具体实施方式，可以对本公开内容进行这些修改。