像素阵列和包括其的图像传感器的制作方法

像素阵列和包括其的图像传感器
1.相关申请的交叉引用
2.本技术基于2021年6月10日在韩国知识产权局提交的第10-2021-0075608号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用全文合并于此。
技术领域
3.实施例涉及像素阵列和包括其的图像传感器。


背景技术：

4.图像传感器是用于捕获对象的二维(2d)或三维(3d)图像的设备。图像传感器通过使用根据对象反射的光的强度作出反应的光电转换器件来生成对象的图像。随着互补金属氧化物半导体(cmos)技术的最新发展，使用cmos的cmos图像传感器已得到广泛应用。随着图像传感器的分辨率提高，期望由于图像传感器的像素阵列中包括的多个像素之间的节距减小而具有减小的面积的像素结构。


技术实现要素：

5.根据实施例，提供了一种包括在图像传感器中的像素阵列，该像素阵列包括：布置成矩阵的多个像素和多条列线，每条列线公共地连接到所述多个像素当中的布置在同一列上的像素。所述多个像素中的每个包括四个子像素。所述四个子像素中的每个包括：四个光电转换器件；浮置扩散区，存储由所述四个光电转换器件产生的电荷；以及四个传输栅极，配置为将所述四个光电转换器件产生的电荷传输到浮置扩散区。所述四个子像素中包括的四个浮置扩散区经由内部布线彼此电连接。所述多个像素中的每个还包括：复位栅极，配置为通过向内部布线提供电源电压来使所述四个浮置扩散区复位；第一驱动栅极，配置为经由内部布线接收第一电压；以及第一选择栅极，在第一方向上与第一驱动栅极相邻布置。
6.根据实施例，提供了一种包括在图像传感器中的像素阵列，该像素阵列包括：多个像素，每个像素包括第一子像素、第二子像素、第三子像素和第四子像素；以及多条列线，每条列线公共地连接到所述多个像素当中的布置在同一列上的像素。第一子像素、第二子像素、第三子像素和第四子像素中的每个包括：布置成矩阵的四个光电转换器件；以及浮置扩散区，存储所述四个光电转换器件产生的电荷。第一子像素的第一浮置扩散区、第二子像素的第二浮置扩散区、第三子像素的第三浮置扩散区和第四子像素的第四浮置扩散区经由布线彼此电连接，布线形成于在此形成像素的像素区内。所述多个像素中的每个还包括输出电路，该输出电路连接到所述多条列线当中的相应列线和布线，并被配置为共享第一子像素、第二子像素、第三子像素和第四子像素。第一电路包括：复位晶体管，配置为向布线提供复位电压；至少一个驱动晶体管，包括连接到布线的栅极；以及至少一个选择晶体管，连接到第一驱动晶体管和列线。
7.根据实施例，提供了一种包括像素阵列的图像传感器，该像素阵列包括：多个像素，其中所述多个像素中的每个包括布置在多个转移晶体管之间的多个浮置扩散区，所述
多个浮置扩散区经由布线彼此连接；行驱动器，配置为以行为单位来驱动连接到所述多个像素的行；以及模数转换电路，配置为从连接到像素阵列的多条列线接收多个感测信号，并对所述多个感测信号执行模数转换。
8.根据实施例，提供了一种像素阵列，其包括：半导体基板，具有第一表面和第二表面并包括与第一表面相邻的多个浮置扩散区；以及布置在第一表面上的布线结构。布线结构包括：多个传输栅极，关于所述多个浮置扩散区中的每个彼此对称布；以及布线，配置为电连接所述多个浮置扩散区当中的四个相邻的浮置扩散区。
附图说明
9.通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得明显，附图中：
10.图1是根据示例实施例的图像传感器的框图；
11.图2示出了根据示例实施例的像素阵列；
12.图3是根据示例实施例的包括在像素阵列中的像素的电路图；
13.图4是根据示例实施例的像素的平面图；
14.图5是根据示例实施例的像素阵列的垂直截面图；
15.图6a和图6b是根据示例实施例的像素的平面图；
16.图7是根据示例实施例的像素的平面图；
17.图8是根据示例实施例的像素的电路图；
18.图9a、图9b和图9c是根据示例实施例的像素的平面图；
19.图10a和图10b是根据示例实施例的像素的平面图；
20.图11a、图11b和图11c是根据示例实施例的像素的平面图；
21.图12a、图12b和图12c是根据示例实施例的像素的平面图；
22.图13a、图13b、图13c、图13d、图13e和图13f是根据示例实施例的像素的平面图；
23.图14a、图14b、图14c、图14d、图14e和图14f是根据示例实施例的像素的平面图；
24.图15a、图15b和图15c是根据示例实施例的像素的平面图；
25.图16a、图16b、图16c和图16d示出了根据示例实施例的布置在像素中的微透镜；
26.图17a、图17b、图17c、图17d、图17e和图17f示出了根据示例实施例的布置在像素阵列中的滤色器；
27.图18是包括多相机模块的电子设备的框图；以及
28.图19是图18的多相机模块的详细框图。
具体实施方式
29.图1是根据示例实施例的图像传感器100的框图。
30.图像传感器100可以安装在具有图像或光感测功能的电子设备上。例如，图像传感器100可以安装在诸如相机、智能电话、可穿戴装置、物联网(iot)、平板个人计算机(pc)、个人数字助理(pda)、便携式多媒体播放器(pmp)或导航设备的电子设备上。图像传感器100也可以安装在作为部件被包括在载具、家具、制造装备、门、各种类型的测量装置等中的电子设备上。
31.图像传感器100可以包括像素阵列110、行驱动器120、斜坡信号发生器130、模数转换(adc)电路140、数据输出电路150和定时控制器160。图像传感器100还可以包括信号处理器170。
32.像素阵列110可以包括多条行线rl、多条列线cl和多个像素px，该多个像素px连接到多条行线rl和多条列线cl并布置成矩阵。在列方向上布置在同一位置的像素px可以连接到同一列线cl。
33.每个像素px可以通过使用光电转换器件来感测光，并且可以基于感测到的光输出与电信号对应的图像信号。光电转换器件可以是由有机或无机材料形成的光敏器件，诸如无机光电二极管、有机光电二极管、钙钛矿光电二极管、光电晶体管、光电门或钉扎光电二极管。
34.在像素阵列110中，每个像素px可以包括多个子像素，并且所述多个子像素中的每个可以包括多个光电转换器件。每个子像素可以包括存储由所述多个光电转换器件产生的电荷的浮置扩散区。分别包括在所述多个子像素中的多个浮置扩散区可以通过内部布线彼此电连接，因此像素px中包括的所述多个子像素可以共享所述多个浮置扩散区。
35.每个像素px可以包括四个子像素。四个子像素中的每个可以包括布置成矩阵的四个光电转换器件、以及分别连接到这四个光电转换器件的四个传输晶体管。浮置扩散区可以布置在每个子像素的中心。四个子像素中包括的四个浮置扩散区可以通过内部布线彼此电连接以形成浮置扩散节点。
36.每个像素px可以包括输出电路，该输出电路用于基于存储在所述多个浮置扩散区中的电荷将图像信号输出到列线。输出电路可以包括多个晶体管，例如复位晶体管、驱动晶体管和选择晶体管。
37.像素阵列110和像素阵列110中包括的像素px将参照图2至图17f在下面进一步详细描述。
38.行驱动器120可以以行为单位驱动像素阵列110。行驱动器120可以对从定时控制器160接收的行控制信号(例如，地址信号)进行解码，并且可以响应于解码后的行控制信号从构成像素阵列110的行线中选择至少一条行线。例如，行驱动器120可以生成用于选择多个行之一的选择信号。像素阵列110可以从根据从行驱动器120接收的选择信号而选择的行输出像素信号，例如像素电压。该像素信号可以包括复位信号和图像信号。
39.行驱动器120可以将用于输出像素信号的控制信号发送给像素阵列110。像素px可以响应于控制信号输出像素信号。
40.斜坡信号发生器130可以在定时控制器160的控制下生成斜坡信号ramp(例如，斜坡电压)，该斜坡信号ramp的电平以预定斜率上升或下降。斜坡信号ramp可以被提供给adc电路140中包括的多个相关双采样(cds)电路141。
41.adc电路140可以包括多个cds电路141和多个计数器142。adc电路140可以将从像素阵列110接收的像素信号(例如，像素电压)转换为作为数字信号的像素值。经由多条列线cl中的每条接收的像素信号可以由每个cds电路141和每个计数器142转换为作为数字信号的像素值。
42.cds电路141可以将经由列线cl接收的像素信号(例如，像素电压)与斜坡信号ramp进行比较，并且可以将比较结果作为比较结果信号输出。当斜坡信号ramp和像素信号具有
相同的电平时，cds电路141可以输出从第一电平(例如，逻辑高)转变为第二电平(例如，逻辑低)的比较信号。比较信号的电平转变的时间点可以根据像素信号的电平来确定。
43.cds电路141可以根据cds方法对从像素px接收的像素信号进行采样。cds电路141可以对作为像素信号接收的复位信号进行采样，并将该复位信号与斜坡信号ramp进行比较，以生成基于复位信号的比较信号。cds电路141可以存储复位信号。然后，cds电路141可以对与复位信号相关的图像信号进行采样，并将该图像信号与斜坡信号ramp进行比较，以生成基于图像信号的比较信号。
44.计数器142可以对cds电路141输出的比较结果信号的电平转变时间点进行计数，并且可以输出计数值作为像素值。
45.计数器142可以使用上数计数器(up-counter)(其中计数值基于定时控制器160和操作电路提供的计数时钟信号而顺序增加)、上数/倒数计数器或按位反转计数器。图像传感器100还可以包括代码生成器，该代码生成器用于生成具有基于预设比特数的分辨率的多个代码值作为计数代码，并且计数器142可以包括锁存电路和算术电路，该锁存电路基于比较结果信号锁存计数代码的值。
46.数据输出电路150可以临时存储和输出由adc电路140输出的像素值。数据输出电路150可以包括多个列存储器151和列解码器152。每个列存储器151可以存储从计数器142接收的像素值。多个列存储器151中的每个可以被包括在计数器142中。存储在多个列存储器151中的多个像素值可以在列解码器152的控制下作为图像数据idta输出。
47.定时控制器160可以向行驱动器120、斜坡信号发生器130、adc电路140和数据输出电路150中的每个输出控制信号以控制行驱动器120、斜坡信号发生器130、adc电路140和数据输出电路150的操作或定时。
48.信号处理器170可以对图像数据idta执行降噪、增益调节、波形整形、插值、白平衡调节、伽马校正、边缘强调、合并(binning)等。信号处理器170可以被包括在图像传感器100外部的处理器中。
49.图2示出了根据示例实施例的像素阵列110。
50.参照图2，像素阵列110可以包括呈矩阵的多个像素，例如，第一像素px1至第四像素px4。所述多个像素可以布置在多行和多列上。尽管图2示出了布置在第一行r1和第二行r2以及第一列c1和第二列c2上的第一像素px1至第四像素px4，但这仅是为了便于说明，像素阵列110可以包括更多数量的像素。像素的数量可以根据像素阵列110的分辨率来确定。
51.图1的多条行线rl可以每个在第一方向(例如，x轴方向)上延伸，布置在同一行上的像素可以连接到相同的行线。例如，布置在第一行r1上的第一像素px1和第二像素px2可以连接到相同的行线，布置在第二行r2上的第三像素px3和第四像素px4可以连接到另一条相同的行线。
52.图1的多条列线cl可以每个在第二方向(例如，y轴方向)上延伸，布置在同一列上的像素可以连接到相同的列线。例如，布置在第一列c1上的第一像素px1和第三像素px3可以连接到相同的列线，布置在第二列c2上的第二像素px2和第四像素px4可以连接到另一条相同的列线。可以经由列线以行为单位从多个像素读取像素信号。
53.第一像素px1至第四像素px4中的每个可以包括存储电荷的多个浮置扩散区fd。多个浮置扩散区fd可以经由在第一像素px1至第四像素px4中的每个内沿第一方向和第二方
向延伸的内部布线wr彼此电连接。第一像素px1至第四像素px4可以具有相同的像素结构，这将参照图4进行详细描述。
54.图3是根据示例实施例的包括在像素阵列中的像素pxa的电路图。图3的像素pxa作为图2的像素阵列110的第一像素px1至第四像素px4适用。
55.参照图3，像素pxa可以包括第一子像素spx1至第四子像素spx4、复位晶体管rx、第一驱动晶体管dx1和第二驱动晶体管dx2、以及第一选择晶体管sx1和第二选择晶体管sx2。复位晶体管rx、第一驱动晶体管dx1和第二驱动晶体管dx2以及第一选择晶体管sx1和第二选择晶体管sx2可以构成像素pxa的输出电路。
56.第一子像素spx1可以包括第一光电转换器件pd11至第四光电转换器件pd14以及第一转移晶体管tx11至第四转移晶体管tx14。第一光电转换器件pd11至第四光电转换器件pd14中的每个可以产生与接收到的光学信号对应的光电荷(在下文中被称为电荷)。第一光电转换器件pd11至第四光电转换器件pd14可以分别连接到第一转移晶体管tx11至第四转移晶体管tx14。第一转移晶体管tx11至第四转移晶体管tx14可以分别响应于传输信号ts11至ts14的有效电平(例如，逻辑高)而导通。
57.第二子像素spx2可以包括第一光电转换器件pd21至第四光电转换器件pd24、以及分别连接到第一光电转换器件pd21至第四光电转换器件pd24的第一转移晶体管tx21至第四转移晶体管tx24。第一转移晶体管tx21至第四转移晶体管tx24可以分别响应于传输信号ts21至ts24的有效电平(例如，逻辑高)而导通。
58.第三子像素spx3可以包括第一光电转换器件pd31至第四光电转换器件pd34、以及分别连接到第一光电转换器件pd31至第四光电转换器件pd34的第一转移晶体管tx31至第四转移晶体管tx34。第一转移晶体管tx31至第四转移晶体管tx34可以分别响应于传输信号ts31至ts34的有效电平(例如，逻辑高)而导通。
59.第四子像素spx4可以包括第一光电转换器件pd41至第四光电转换器件pd44、以及分别连接到第一光电转换器件pd41至第四光电转换器件pd44的第一转移晶体管tx41至第四转移晶体管tx44。第一转移晶体管tx41至第四转移晶体管tx44可以分别响应于传输信号ts41至ts44的有效电平(例如，逻辑高)而导通。
60.根据读取模式，多个传输信号ts11至ts14、ts21至ts24、ts3至ts3和ts41至ts44可以在相同或不同的时间点具有有效电平。
61.例如，在第一读取模式中，多个传输信号ts11至ts14、ts21至ts24、ts3至ts3和ts41至ts44可以是不同的信号，因此可以在不同的时间点具有有效电平。
62.在第二读取模式(例如，电荷添加模式)中，多个传输信号ts11至ts14、ts21至ts24、ts31至ts3和ts41至ts44可以是相同的信号，因此可以在相同的时间点具有有效电平。
63.在第三读取模式中，第一子像素spx1的传输信号ts11至ts14可以是相同的信号，第二子像素spx2的传输信号ts21至ts24可以是相同的信号，第三子像素spx3的传输信号ts31至ts34可以是相同的信号，第四子像素spx4的传输信号ts41至ts44可以是相同的信号。
64.第一至第四转移晶体管tx11至tx14、tx21至tx24、tx31至tx34、tx41至tx44可以导通以将相应光电转换器件产生的电荷传输到浮置扩散节点fn。
65.第一子像素spx至第四子像素spx4中分别包括的图4的第一浮置扩散区fd1至第四浮置扩散区fd4可以经由内部布线wr彼此电连接以形成浮置扩散节点fn。因此，形成在浮置扩散节点fn中的电容器的电容可以是图4的第一浮置扩散区fd1至第四浮置扩散区fd4中的每个的电容的四倍。
66.像素电源电压vddp可以施加到复位晶体管rx的漏极，并且复位晶体管rx的源极可以连接到浮置扩散节点fn。复位晶体管rx可以响应于复位信号rs的有效电平而导通，并且可以将像素电源电压vddp作为复位电压提供给浮置扩散节点fn，从而使浮置扩散节点fn复位。
67.像素电源电压vddp可以施加到第一驱动晶体管dx1和第二驱动晶体管dx2的各自的漏极。第一驱动晶体管dx1和第二驱动晶体管dx2的各自的源极可以连接到第一选择晶体管sx1和第二选择晶体管sx2的各自的漏极。第一驱动晶体管dx1和第二驱动晶体管dx2的栅极可以连接到浮置扩散节点fn。第一驱动晶体管dx1和第二驱动晶体管dx2可以作为源极跟随器操作。第一驱动晶体管dx1和第二驱动晶体管dx2可以接收基于浮置扩散节点fn的电位的电压，该电压施加到第一驱动晶体管dx1和第二驱动晶体管dx2的各自的栅极，并且第一驱动晶体管dx1和第二驱动晶体管dx2可以基于接收到的电压输出像素信号。
68.第一选择晶体管sx1和第二选择晶体管sx2的各自的源极可以连接到列线cl。第一选择晶体管sx1和第二选择晶体管sx2可以响应于施加到第一选择晶体管sx1和第二选择晶体管sx2的各自的栅极的选择信号sel的有效电平而导通，从而将第一驱动晶体管dx1和第二驱动晶体管dx2输出的像素信号输出到列线cl。当第一选择晶体管sx1和第二选择晶体管sx2导通时，第一驱动晶体管dx1和第二驱动晶体管dx2的源极输出的像素信号可以被输出到列线cl。
69.尽管在图3中像素pxa包括两个第一驱动晶体管dx1和第二驱动晶体管dx2以及两个第一选择晶体管sx1和第二选择晶体管sx2，但这可以变化，例如，图2的像素阵列110中包括的像素可以包括一个驱动晶体管和一个选择晶体管，或者该像素可以包括三个或更多个驱动晶体管和三个或更多个选择晶体管。
70.图4是根据示例实施例的像素pxa的平面图。图4的像素pxa适用于图2的像素阵列110的第一像素px1至第四像素px4。
71.参照图4，像素pxa可以包括第一子像素spx1至第四子像素spx4。第一子像素spx1至第四子像素spx4可以具有相同的像素结构。
72.第一子像素spx1可以包括第一光电转换器件pd11至第四光电转换器件pd14、第一传输栅极tg11至第四传输栅极tg14以及第一浮置扩散区fd1。
73.第一传输栅极tg11至第四传输栅极tg14是图3的第一转移晶体管tx11至第四转移晶体管tx14的各自的栅极。第一转移晶体管tx11至第四转移晶体管tx14将分别由第一光电转换器件pd11至第四光电转换器件pd14产生的电荷传输到第一浮置扩散区fd1。可以存储由第一浮置扩散区fd1接收的电荷。
74.第一光电转换器件pd11至第四光电转换器件pd14可以布置成矩阵。第一浮置扩散区fd1可以布置在第一子像素psx1的中心。第一传输栅极tg11至第四传输栅极tg14可以被布置为关于第一浮置扩散区fd1彼此对称。第一传输栅极tg11至第四传输栅极tg14可以被布置为围绕第一浮置扩散区fd1。
75.第二子像素spx2可以包括第一光电转换器件pd21至第四光电转换器件pd24、第一传输栅极tg21至第四传输栅极tg24、以及第二浮置扩散区fd2。第三子像素spx3可以包括第一光电转换器件pd31至第四光电转换器件pd34、第一传输栅极tg31至第四传输栅极tg34以及第三浮置扩散区fd3。第四子像素spx4可以包括第一光电转换器件pd41至第四光电转换器件pd44、第一传输栅极tg41至第四传输栅极tg44以及第四浮置扩散区fd4。第二子像素spx2、第三子像素spx3和第四子像素spx4的各自的像素结构与第一子像素spx1的像素结构的相同，因此其重复描述被省略。
76.内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。第一浮置扩散区fd1至第四浮置扩散区fd4可以经由内部布线wr彼此电连接以形成图3的浮置扩散节点fn。内部布线wr可以形成在像素区内，在像素区中像素pxa形成在根据第一方向(例如，x轴方向)和第二方向(例如，y轴方向)的二维(2d)平面上。例如，在图2中，第一像素px1中包括的内部布线wr形成在第一像素px1的像素区内，并且不延伸到其它像素，例如第二像素px2至第四像素px4。
77.内部布线wr可以在第一方向(例如，x轴方向)上延伸，以将第一浮置扩散区fd1连接到第二浮置扩散区fd2并将第三浮置扩散区fd3连接到第四浮置扩散区fd4。内部布线wr还可以在第二方向(例如，y轴方向)上延伸，以将第一浮置扩散区fd1和第二浮置扩散区fd2连接到第三浮置扩散区fd3和第四浮置扩散区fd4。因此，第一子像素spx1至第四子像素spx4可以共享第一浮置扩散区fd1至第四浮置扩散区fd4。因此，像素pxa的有用面积可以增大。
78.像素pxa可以包括复位栅极rg、第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2以及虚设栅极dmy。
79.复位栅极rg可以是图3的复位晶体管rx的栅极。图3的像素电源电压vddp可以应用于复位晶体管rx的漏极。复位晶体管rx的源极可以经由接触ct连接到内部布线wr。当复位晶体管rx导通时，像素电源电压可以经由内部布线wr施加到第一浮置扩散区fd1至第四浮置扩散区fd4，从而使第一浮置扩散区fd1至第四浮置扩散区fd4复位。因此，可以去除留在第一浮置扩散区fd1至第四浮置扩散区fd4中的电荷。
80.第一驱动栅极sfg1和第二驱动栅极sfg2可以是图3的第一驱动晶体管dx1和第二驱动晶体管dx2的各自的栅极。第一选择栅极sg1和第二选择栅极sg2可以是图3的第一选择晶体管sx1和第二选择晶体管sx2的各自的栅极。第一驱动栅极sfg1和第二驱动栅极sfg2可以经由接触ct连接到内部布线wr。
81.第一选择栅极sg1和第二选择栅极sg2的各自的漏极可以分别连接到第一驱动晶体管dx1和第二驱动晶体管dx2的各自的源极。第一选择栅极sg1和第二选择栅极sg2的各自的源极可以经由接触ct连接到列线。当第一选择晶体管sx1和第二选择晶体管sx2导通时，由第一驱动晶体管dx1和第二驱动晶体管dx2的各自的源极输出的像素信号可以被输出到列线。
82.第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在一个侧部(例如，pxa的上部或下部)沿第一方向(例如，x轴方向)并排布置。第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以平行于图1的行线rl布置。
83.第一驱动栅极sfg1和第二驱动栅极sfg2可以经由接触ct连接到内部布线wr。第一驱动栅极sfg1可以连接到内部布线wr的第一端子t1。第二驱动栅极sfg2可以连接到内部布线wr的第二端子t2。
84.第一选择栅极sg1和第二选择栅极sg2可以布置在第一驱动栅极sfg1和第二驱动栅极sfg2之间。第一选择栅极sg1和第二选择栅极sg2可以布置在第一驱动栅极sfg1和第二驱动栅极sfg2外侧。
85.复位栅极rg可以布置在像素pxa的中心。虚设栅极dmy可以与复位栅极rg在第一方向上并排布置。复位栅极rg和虚设栅极dmy可以布置在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间。复位栅极rg和虚设栅极dmy可以关于像素pxa的中心在第一方向上彼此对称地布置。在另一实施方式(图4中未示出)中，像素pxa可以不包括虚设栅极dmy。
86.如上所述，在像素pxa中，第一子像素spx1至第四子像素spx4可以共享第一浮置扩散区fd1至第四浮置扩散区fd4。第一子像素spx1至第四子像素spx4可以共享输出电路。因此，可以增大像素pxa的有用面积，并且可以减小像素pxa的尺寸。因为在像素pxa内共享第一浮置扩散区fd1至第四浮置扩散区fd4，所以可以提高像素pxa的感测灵敏度。因此，可以提高图2的像素阵列110的分辨率和感测灵敏度。
87.图5是根据示例实施例的像素阵列110的垂直截面图。图5是像素阵列110的沿着图4的线a-a'截取的垂直截面图。
88.参照图5，像素阵列110可以包括具有彼此相反的第一表面111b和第二表面111f的半导体基板111(在下文中，基板111)、布置在基板111的第一表面111b上的入射层112、以及布置在基板111的第二表面111f上的布线层113(或布线结构)。
89.基板111可以包括si、ge、sige、sic、gaas、inas或inp中的一种或更多种。基板111可以掺有第一导电类型的杂质。例如，第一导电类型可以是p型，第一导电类型的杂质可以是硼。
90.第一深沟槽隔离(dti)部分dti1和第二dti部分dti2可以布置在基板111中。第一dti部分dti1可以穿透基板111并从第一表面111b延伸到第二表面111f。第二dti部分dti2可以从第一表面111b朝第二表面111f延伸，但是可以与第二表面111f间隔开。第一dti部分dti1和第二dti部分dti2可以包括硅氧化物层、铪氧化物层、铝氧化物层或掺有杂质的多晶硅层中的一个或更多个。第一dti部分dti1和第二dti部分dti2中的每个可以具有单层或多层结构。
91.第一dti部分dti1可以将子像素(例如，第一子像素spx1和第二子像素spx2)彼此隔开，第二dti部分dti2可以将子像素内的区域彼此隔开。例如，第二dti部分dti2可以将第一子像素spx1内的第一区域ar11与第二区域ar12在第一方向(例如，x轴方向)上隔开，并且可以将第二子像素spx2内的第一区域ar21与第二区域ar22隔开。第一dti部分dti1和第二dti部分dti2可以防止像素pxa之间、子像素之间以及每个子像素的区域之间的串扰。
92.第一光电转换器件pd11和第二光电转换器件pd12可以分别布置在第一子像素spx1的第一区域ar11和第二区域ar12中。第一光电转换器件pd21和第二光电转换器件pd22可以分别布置在第二子像素spx2的第一区域ar21和第二区域ar22中。光电转换器件pd11、pd12、pd21和pd22中的每个可以包括掺有与第一导电类型相反的第二导电类型的杂质的区
域。例如，第二导电类型可以是n型，第二导电类型的杂质可以包括诸如磷、砷、铋和/或锑的杂质。基板111的掺有第二导电类型的杂质的区域可以与基板111的掺有第一导电类型的杂质并与前述区域相邻的区域形成pn结，以构成光电转换器件pd11、pd12、pd21和pd22。
93.基板111的第一表面111b可以是光入射表面，光可以经由入射层112和第一表面111b入射。入射层112可以包括微透镜ml和滤色器cf。抗反射层af可以布置在基板111的第一表面111b和滤色器cf之间。抗反射层af、滤色器cf和微透镜ml可以被布置为依次堆叠在基板111的第一表面110b上。
94.在图5中，单个微透镜ml布置在多个光电转换器件(例如，第一子像素spx1的第一光电转换器件pd11和第二光电转换器件pd12以及第二子像素spx2的第一光电转换器件pd21和第二光电转换器件pd22)中的每个之上，但这可以变化，例如，单个微透镜ml可以布置在两个或四个光电转换器件之上。例如，一个微透镜ml可以布置在第一子像素spx1的第一光电转换器件pd11和第二光电转换器件pd12之上，另一个微透镜ml可以布置在第二子像素spx2的第一光电转换器件pd21和第二光电转换器件pd22之上。作为另一示例，单个微透镜ml可以布置在每个子像素中，即在一个子像素中包括的第四光电转换器件(例如，第一子像素spx1的第一光电转换器件pd11至第四光电转换器件pd14)之上。
95.滤色器cf可以透射特定光谱带中的光，即特定颜色的光。多个滤色器cf可以构成滤色器阵列。滤色器阵列可以具有拜耳图案。多个滤色器可以包括红色滤光器、蓝色滤光器和两个绿色滤光器，该红色滤光器、该蓝色滤光器和这两个绿色滤光器可以2
×
2布置，并且这两个绿色滤光器可以对角布置。多个滤色器cf可以包括2
×
2布置的红色滤光器、蓝色滤光器、绿色滤光器和白色滤光器。多个滤色器cf可以包括2
×
2布置的红色滤光器、两个黄色滤光器和蓝色滤光器，并且这两个绿色滤光器可以对角布置。然而，这可以变化，例如，所述多个滤色器可以包括与不同颜色结合的滤光器。例如，所述多个滤色器可以包括黄色滤光器、青色滤光器和绿色滤光器。
96.第一滤色器cf1可以布置在第一子像素spx1上，第二滤色器cf2可以布置在第二子像素spx2上。第一滤色器cf1和第二滤色器cf2可以透射相同颜色或不同颜色的光。根据滤色器cf透射的光的颜色，可以确定由相应子像素(第一子像素spx1或第二子像素spx2)或相应像素pxa感测的颜色。
97.浮置扩散区(例如，第一浮置扩散区fd1和第二浮置扩散区fd2)可以与基板111的第二表面111f相邻地形成，并且可以分别位于第一子像素spx1和第二子像素spx2的中心。第一浮置扩散区fd1和第二浮置扩散区fd2可以是掺有第二导电类型的杂质的区域。
98.晶体管的栅极(例如，第一传输栅极tg11和tg21以及第二传输栅极tg12和tg22)可以在布线层113内与基板111的第二表面111f相邻地形成。第一传输栅极tg11和tg21以及第二传输栅极tg12和tg22可以与第一浮置扩散区fd1和第二浮置扩散区fd2相邻地形成。尽管图5仅示出了传输栅极，例如第一传输栅极tg11和tg21以及第二传输栅极tg12和tg22，但是图4的复位栅极rg、图4的驱动栅极sfg1和sfg2、图4的选择栅极sg1和sg2以及图4的虚设栅极dmy可以与基板111的第二表面111f相邻地形成。
99.阱区(未在图5中示出)可以形成在栅极(例如，第一传输栅极tg11和tg21以及第二传输栅极tg12和tg22)周围。阱区可以在基板111内与第二表面111f形成地相邻。阱区可以用作晶体管的漏极和源极。
100.布线层113可以包括导电线113-2，每个导电线113-2包括多个层并布置在层间绝缘层113-1内。导电线113-2可以传输提供给每个晶体管的控制信号或像素与外部之间的信号。导电线113-2可以通过使用图案化方法由包括诸如铜或铝的金属材料的导电材料形成，并且可以每个在第一方向(例如，x轴方向)和第二方向(例如，y轴方向)上延伸。
101.在图4的像素pxa中，导电线113-2中包括的内部布线wr可以经由穿透层间绝缘层113-1的接触ct连接到第一浮置扩散区fd1和第二浮置扩散区fd2，并且可以将第一浮置扩散区fd1电连接到第二浮置扩散区fd2。内部布线wr可以形成在像素区ar_px内。内部布线wr可以电连接像素pxa内的多个子像素(例如，图3的第一子像素spx1至第四子像素spx4)之间的多个浮置扩散区(例如，图4的第一浮置扩散区fd1至第四浮置扩散区fd4)。
102.图6a和图6b是根据示例实施例的像素pxb和pxc的平面图。图6a和图6b的像素pxb和pxc是图4的像素pxa的变型。因此，现在将关注和描述图6a和图6b与图4之间的不同之处。
103.参照图6a和图6b，像素pxb和pxc中的每个可以包括第一子像素spx1至第四子像素spx4，并且第一子像素spx1至第四子像素spx4具有相同的结构。第一子像素spx1至第四子像素spx4中的每个可以包括第一光电转换器件pd1至第四光电转换器件pd4、第一传输栅极tg1至第四传输栅极tg4以及浮置扩散区。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
104.像素pxb和pxc中的每个可以包括复位栅极rg、第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2以及虚设栅极dmy。第一驱动栅极sfg1和第二驱动栅极sfg2可以经由接触ct连接到内部布线wr。
105.参照图6a，内部布线wr可以在第二方向上延伸以将第一浮置扩散区fd1连接到第三浮置扩散区fd3并将第二浮置扩散区fd2连接到第四浮置扩散区fd4。内部布线wr还可以在第一方向上延伸以将第一浮置扩散区fd1连接到第二浮置扩散区fd2。
106.第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在像素pxb的中心沿第一方向(例如，x轴方向)并排布置。第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以布置在第一和第二子像素spx1和spx2与第三和第四子像素spx2和spx4之间。
107.复位栅极rg可以布置在像素pxb的上部(或下部，未示出)中，虚设栅极dmy可以与复位栅极rg关于像素pxb的中心在第一方向上对称地布置。复位栅极rg和虚设栅极dmy可以关于内部布线wr在第一方向上彼此对称地布置。
108.参照图6b，内部布线wr可以在第二方向上延伸以将第一浮置扩散区fd1连接到第三浮置扩散区fd3并将第二浮置扩散区fd2连接到第四浮置扩散区fd4。内部布线wr还可以在第一方向上延伸以将第一浮置扩散区fd1和第三浮置扩散区fd3连接到第二浮置扩散区fd2和第四浮置扩散区fd4。
109.第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在一侧(例如，像素pxc的左侧(或右侧，未示出))沿第二方向(例如，y轴方向)并排布置。第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以平行于图1的列线cl布置。
110.复位栅极rg和虚设栅极dmy可以布置在像素pxc的中心，并且可以关于像素pxa的
中心在第二方向上彼此对称地布置。
111.如上面参照图6a所述，第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以布置在像素pxc的中心，并且虚设栅极dmy可以布置在像素pxc的外部，例如在像素pxb的一侧。
112.如上面参照图6b所述，第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在像素pxc的一侧沿第二方向并排布置，并且复位栅极rg和虚设栅极dmy可以在像素pxc的中心沿第二方向并排布置。
113.图7是根据示例实施例的像素pxd的平面图。图7的像素pxd是图4的像素pxa的变型。因此，现在将关注和描述图7和图4之间的不同之处。
114.参照图7，像素pxd可以包括第一子像素spx1至第四子像素spx4，并且第一子像素spx1至第四子像素spx4具有相同的结构。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
115.像素pxd可以包括复位栅极rg、驱动栅极sfg、选择晶体管sg和虚设栅极dmy。
116.与图4的像素pxa相比，像素pxd可以包括单个驱动栅极sfg和单个选择晶体管sg。
117.驱动栅极sfg和选择晶体管sg可以布置在像素pxd的上部的中心。驱动栅极sfg可以经由接触ct连接到内部布线wr。
118.虚设栅极dmy可以与选择晶体管sg关于驱动栅极sfg在第一方向上对称地布置。
119.内部布线wr可以在第一方向上延伸以将第一浮置扩散区fd1连接到第二浮置扩散区fd2并将第三浮置扩散区fd3连接到第四浮置扩散区fd4。内部布线wr还可以在第二方向上延伸以将第一浮置扩散区fd1和第二浮置扩散区fd2连接到第三浮置扩散区fd3和第四浮置扩散区fd4。内部布线wr的第一端子t1可以经由接触ct连接到驱动栅极sfg。
120.图8是根据示例实施例的像素pxf的电路图。图8的像素pxf适用于图2的像素阵列110的第一像素px1至第四像素px4。
121.参照图8，像素pxf可以包括第一子像素spx1至第四子像素spx4、复位晶体管rx、增益控制晶体管cx、第一驱动晶体管dx1和第二驱动晶体管dx2、以及第一选择晶体管sx1和第二选择晶体管sx2。复位晶体管rx、增益控制晶体管cx、第一驱动晶体管dx1和第二驱动晶体管dx2以及第一选择晶体管sx1和第二选择晶体管sx2可以构成像素pxf的输出电路。
122.与图3的像素pxa相比，像素pxf还可以包括增益控制晶体管cx。
123.增益控制晶体管cx可以响应于增益控制信号cs而导通。电容器可以形成在增益控制晶体管cx的漏极上并且可以存储电荷。增益控制晶体管cx的漏极可以被称为浮置扩散节点fn1。当复位晶体管rx关断并且增益控制晶体管cx导通时，浮置扩散节点fn1可以电连接到浮置扩散节点fn，因此浮置扩散节点fn的电容可以增大。
124.像素pxf的转换增益可以与浮置扩散节点fn的电容成反比，因此当增益控制晶体管cx关断时的转换增益可以高于当增益控制晶体管cx导通时的转换增益cx。当增益控制晶体管cx关断时，这可以被称为高转换增益(hcg)模式，当增益控制晶体管cx导通时，这可以被称为低转换增益(lcg)模式。当在夜间或黑暗环境下少量光入射到图1的图像传感器100的像素阵列110上时，像素阵列110可以以hcg模式操作。可感测的最低光量可以由于图1的图像传感器100的信噪比(snr)的增大而减少，并且图像传感器100的低光量感测性能可以
提高。当(例如，在白天或明亮的环境下)大量光入射到图1的图像传感器100的像素阵列110上时，像素阵列110可以以lcg模式操作。可以增大像素pxf的满阱容量(fwc)，因此可以提高图像传感器100的高光量感测性能。
125.如上所述，像素pxf可以提供双重转换增益，因此，图像传感器100可以在明亮环境和黑暗环境下生成高质量图像。图像传感器100可以连续地生成以hcg模式生成的第一图像和以lcg模式生成的第二图像，并且可以将第一图像与第二图像组合以生成具有高动态范围的图像。
126.尽管像素pxf包括图8中的单个增益控制晶体管cx，但是这可以变化，例如，像素pxf可以包括彼此串联连接的两个或更多个增益控制晶体管cx。可以根据导通的增益控制晶体管cx的数量来确定像素pxf的转换增益。例如，在基于像素pxf但包括两个增益控制晶体管cx的像素的情况下，当这两个增益控制晶体管cx都关断时，这可以被称为hcg模式，当这两个增益控制晶体管cx之一导通时，这可以被称为中间转换增益(mcg)，当这两个增益控制晶体管cs导通时，这可以被称为lcg模式。
127.图9a、图9b和图9c是根据示例实施例的像素pxf1、pxf2和pxf3的平面图。图9a、图9b和图9c的像素pxf1、pxf2和pxf3是图4的像素pxa的变型。因此，现在将关注和描述图9a、图9b和图9c与图4之间的不同之处。
128.参照图9a，像素pxf1可以包括第一子像素spx1至第四子像素spx4，并且第一子像素spx1至第四子像素spx4具有相同的结构。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
129.像素pxf1可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、增益控制栅极cg以及虚设栅极dmy。第一驱动栅极sfg1和第二驱动栅极sfg2可以经由接触ct连接到内部布线wr。
130.第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在像素pxf1的上部(或下部，未示出)沿第一方向并排布置。复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。复位栅极rg可以布置在像素pxf1的中心。增益控制栅极cg和虚设栅极dmy可以关于复位栅极rg彼此对称地布置。
131.布线wrfd可以经由接触ct连接到转换栅极cg和复位栅极rg之间的阱区，即连接到图8的浮置扩散节点fn1。布线wrfd可以在第一方向和/或第二方向上延伸，因此电容器可以形成在浮置扩散节点fn1上。随着布线wrfd的长度增加，浮置扩散节点fn1的电容可以增大。布线wrfd可以连接到相邻像素pxf1的浮置扩散节点fn1，使得相邻像素pxf1可以共享浮置扩散节点fn1。
132.在实施方式(未在图9a中示出)中，第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在像素pxf1的左侧或右侧沿第二方向并排布置，复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置。
133.参照图9b，像素pxf2可以包括第一子像素spx1至第四子像素spx4、第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、增益控制栅
极cg以及虚设栅极dmy。
134.第一选择栅极sg1和第二选择栅极sg2可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在像素pxf2的上部(或下部，未示出)沿第一方向并排布置。
135.在实施方式(未在图9b中示出)中，第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置，复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在像素pxf2的左侧或右侧沿第一方向并排布置。
136.参照图9c，像素pxf3可以包括第一子像素spx1至第四子像素spx4、第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg以及增益控制栅极cg。
137.图9c的像素pxf3的结构与图9a的像素pxf1的结构类似。然而，像素pxf3不包括虚设栅极dmy，并且复位栅极rg和增益控制栅极cg可以关于像素pxf3在第一方向上对称地布置。
138.图10a和图10b是根据示例实施例的像素pxg1和pxg2的平面图。图10a的像素pxg1是图9a的像素pxf1的变型。因此，现在将关注和描述图9a和图10a之间的不同之处。
139.参照图10a，像素pxg1可以包括第一子像素spx1至第四子像素spx4，并且第一子像素spx1至第四子像素spx4具有相同的结构。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
140.像素pxg1可以包括驱动栅极sfg、选择栅极sg、复位栅极rg、增益控制栅极cg和虚设栅极dmy。驱动栅极sfg可以经由接触ct连接到内部布线wr。
141.复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。增益控制栅极cg和虚设栅极dmy可以关于复位栅极rg在第一方向上彼此对称地布置。
142.与图9a的像素pxf1相比，像素pxg1包括单个驱动栅极sfg和单个选择晶体管sg。
143.驱动栅极sfg和选择晶体管sg可以布置在像素pxg1的上部(或下部，未示出)的中心。
144.在实施方式(未在图10a中示出)中，虚设栅极可以与选择晶体管sg关于驱动栅极sfg在第一方向上对称地布置。
145.在实施方式(未在图10a中示出)中，驱动栅极sfg和选择晶体管sg可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置，复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在像素pxg1的上部或下部沿第一方向并排布置。
146.在实施方式(未在图10a中示出)中，复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置，驱动栅极sfg和选择晶体管sg可以在像素pxg1的左侧或右侧的中心沿第二方向并排布置。或者，驱动栅极sfg和选择晶体管sg可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置，复位栅极rg、增益控制栅极cg和虚设栅极dmy可以在像素pxg1的左侧或右侧的中心沿第二方向并排布置。
147.参照图10b，像素pxg2可以不包括虚设栅极dmy，复位栅极rg和增益控制栅极cg可以关于像素pxg2的中心在第一方向上彼此对称地布置。
148.图11a、图11b和图11c是根据示例实施例的像素pxh1、pxh2和pxh3的平面图。图11a的像素pxh1是图9a的像素pxf1的变型。因此，现在将关注和描述图9a和图11a之间的不同之处。
149.参照图11a，像素pxh1可以包括第一子像素spx1至第四子像素spx4，并且第一子像素spx1至第四子像素spx4具有相同的结构。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
150.像素pxh1可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg和第二选择栅极sg2、复位栅极rg、第一增益控制栅极cg1、第二增益控制栅极cg2以及虚设栅极dmy。第一驱动栅极sfg1和第二驱动栅极sfg2可以经由接触ct连接到内部布线wr。
151.第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在像素pxh1的上部(或下部，未示出)沿第一方向并排布置。第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。第二增益控制栅极cg2和虚设栅极dmy可以关于像素pxh1的中心在第一方向上彼此对称地布置。第一增益控制栅极cg1和复位栅极rg可以在第一方向上彼此对称地布置。
152.布线wrfd1可以经由接触ct连接到第一转换栅极cg1和复位栅极rg之间的阱区。布线wrfd2可以连接到第二转换栅极cg2和第一转换栅极cg1之间的阱区。布线wrfd1和wrfd2中的每个可以在第一方向和/或第二方向上延伸。布线wrfd1和wrfd2中的至少一个可以连接到相邻像素pxh1的浮置扩散节点之一。
153.在实施方式(未在图11a中示出)中，第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在像素pxh1的左侧或右侧沿第二方向并排布置，第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置。
154.参照图11b，像素pxh2可以包括第一子像素spx1至第四子像素spx4、第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、第一增益控制栅极cg1、第二增益控制栅极cg2以及虚设栅极dmy。
155.第一选择栅极sg1和第二选择栅极sg2以及第一驱动栅极sfg1和第二驱动栅极sfg2可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在像素pxh2的上部(或下部，未示出)沿第一方向并排布置。
156.在实施方式(未在图11b中示出)中，第一驱动栅极sfg1和第二驱动栅极sfg2以及第一选择栅极sg1和第二选择栅极sg2可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置，第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在像素pxh2的左侧或右侧沿第一方向并排布置。
157.参照图11c，像素pxh3可以包括第一子像素spx1至第四子像素spx4、第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、第一增益控
制栅极cg1以及第二增益控制栅极cg2。
158.除了像素pxh3不包括虚设栅极dmy以外，图11c的像素pxh3的结构与图11a的像素pxh1的结构类似。
159.第二增益控制栅极cg2、第一增益控制栅极cg1和复位栅极rg可以在像素pxh3的中心沿第一方向并排布置。第一增益控制栅极cg1可以布置在像素pxh3的中心，第二增益控制栅极cg2和复位栅极rg可以关于第一增益控制栅极cg1在第一方向上彼此对称布置。
160.图12a、图12b和图12c是根据示例实施例的像素pxi1、pxi2和pxi3的平面图。图12a的像素pxi1是图11a的像素pxh1的变型。因此，现在将关注和描述图12a和图11a之间的不同之处。
161.参照图12a，像素pxi1可以包括第一子像素spx1至第四子像素spx4，并且第一子像素spx1至第四子像素spx4具有相同的结构。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
162.像素pxi1可以包括驱动栅极sfg、选择栅极sg、复位栅极rg、第一增益控制栅极cg1、第二增益控制栅极cg2和虚设栅极dmy。驱动栅极sfg可以经由接触ct连接到内部布线wr。
163.驱动栅极sfg和选择晶体管sg可以在像素pxi1的上部(或下部，未示出)沿第一方向并排布置。
164.在实施方式(未在图12a中示出)中，虚设栅极dmy可以与选择晶体管sg关于驱动栅极sfg在第一方向上对称地布置。
165.第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。
166.在实施方式(未在图12a中示出)中，驱动栅极sfg和选择晶体管sg可以在像素pxi1的左侧或右侧沿第二方向并排布置，第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置。
167.参照图12b，像素pxh2可以包括第一子像素spx1至第四子像素spx4、驱动栅极sfg、选择晶体管sg、复位栅极rg、第一增益控制栅极cg1、第二增益控制栅极cg2以及虚设栅极dmy。
168.驱动栅极sfg和选择晶体管sg可以在第一和第二子像素spx1和spx2与第三和第四子像素spx3和spx4之间沿第一方向并排布置。第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在像素pxi2的上部(或下部，未示出)沿第一方向并排布置。
169.在实施方式(未在图12b中示出)中，驱动栅极sfg和选择晶体管sg可以在第一和第三子像素spx1和spx3与第二和第四子像素spx2和spx4之间沿第二方向并排布置，第二增益控制栅极cg2、第一增益控制栅极cg1、复位栅极rg和虚设栅极dmy可以在像素pxi2的左侧或右侧沿第一方向并排布置。
170.参照图12c，像素pxi3可以包括第一子像素spx1至第四子像素spx4、驱动栅极sfg、选择晶体管sg、第二增益控制栅极cg2、第一增益控制栅极cg1以及复位栅极rg。
171.除了像素pxi3不包括虚设栅极dmy以外，图12c的像素pxi3的结构与图11a的像素pxh3的结构类似。
172.第二增益控制栅极cg2、第一增益控制栅极cg1和复位栅极rg可以在像素pxi3的中心沿第一方向并排布置。第一增益控制栅极cg1可以布置在像素pxi3的中心，第二增益控制栅极cg2和复位栅极rg可以关于第一增益控制栅极cg1在第一方向上彼此对称地布置。
173.图13a、图13b、图13c、图13d、图13e和图13f是根据示例实施例的像素pxj1、pxj2、pxj3、pxj4、pxj5和pxj6的平面图。
174.参照图13a至图13f，像素pxj1、pxj2、pxj3、pxj4、pxj5和pxj6可以包括第一子像素spx1至第四子像素spx4。
175.第一子像素spx1至第四子像素spx4可以在第一方向(例如，x轴方向)上并排布置。第一方向可以是图1的像素阵列110的行方向。
176.第一子像素spx1至第四子像素spx4中的每个可以包括第一光电转换器件pd1至第四光电转换器件pd4、第一传输栅极tg1至第四传输栅极tg4以及浮置扩散区fd。第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
177.参照图13a，像素pxj1可以包括驱动栅极sfg、选择栅极sg、复位栅极rg和虚设栅极dmy。
178.虚设栅极dmy、复位栅极rg、驱动栅极sfg和选择栅极sg可以在像素pxj1的上部(或下部，未示出)沿第一方向并排布置。
179.驱动栅极sfg、选择栅极sg、复位栅极rg和虚设栅极dmy可以布置在像素pxj1的上部(或下部，未示出)的中心，但是驱动栅极sfg、选择栅极sg、复位栅极rg和虚设栅极dmy的各自的位置可以被调节。
180.复位栅极rg的源极和驱动栅极sfg可以经由接触ct连接到内部布线wr。
181.参照图13b，像素pxj2还可以驱动栅极sfg、选择栅极sg、复位栅极rg、增益控制栅极cg和虚设栅极dmy。
182.虚设栅极dmy、复位栅极rg、增益控制栅极cg、驱动栅极sfg和选择栅极sg可以在像素pxj2的上部(或下部，未示出)沿第一方向并排布置。增益控制栅极cg和虚设栅极dmy可以分别布置在复位栅极rg的两侧。
183.布线wrfd1可以经由接触ct连接到复位栅极rg和增益控制栅极cg之间的阱区，并且可以在第一方向和第二方向上延伸。
184.参照图13c，像素pxj3可以包括驱动栅极sfg、选择栅极sg、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2以及虚设栅极dmy。
185.虚设栅极dmy、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2、驱动栅极sfg以及选择栅极sg可以在像素pxj3的上部(或下部，未示出)沿第一方向并排布置。
186.布线wrfd1和wrfd2可以经由接触ct分别连接到复位栅极rg和第一增益控制栅极cg1之间的阱区以及第一增益控制栅极cg1和第二增益控制栅极cg2之间的阱区。布线wrfd1和wrfd2中的每个可以在第一方向和第二方向上延伸。
187.参照图13d，像素pxj4可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg以及虚设栅极dmy。
188.虚设栅极dmy、复位栅极rg、第一驱动栅极sfg1、第一选择栅极sg1和第二选择栅极sg2以及第二驱动栅极sfg2可以在像素pxj2的上部(或(下部，未示出)沿第一方向并排布置。第一选择栅极sg1和第二选择栅极sg2可以布置在第一驱动栅极sfg1和第二驱动栅极sfg2之间。
189.第一驱动栅极sfg1、第二驱动栅极sfg2、以及复位栅极rg的源极可以经由接触ct连接到内部布线wr。
190.参照图13e，像素pxj5可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、增益控制栅极cg以及虚设栅极dmy。
191.虚设栅极dmy、复位栅极rg、增益控制栅极cg、第一驱动栅极sfg1、第一选择栅极sg1和第二选择栅极sg2、以及第二驱动栅极sfg2可以在像素pxj5的上部(或下部，未示出)沿第一方向并排布置。
192.参照图13f，像素pxj6可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2以及虚设栅极dmy。
193.虚设栅极dmy、复位栅极rg、第一控制栅极cg1和第二控制栅极cg2、第一驱动栅极sfg1、第一选择栅极sg1和第二选择栅极sg2以及第二驱动栅极sfg2可以在像素pxj6的上部(或下部，未示出)沿第一方向并排布置的。
194.图14a、图14b、图14c、图14d、图14e和图14f是根据示例实施例的像素pxk1、pxk2、pxk3、pxk4、pxk5和pxk6的平面图。
195.参照图14a至图14f，像素pxk1、pxk2、pxk3、pxk4、pxk5和pxk6可以包括第一子像素spx1至第四子像素spx4。
196.第一子像素spx1至第四子像素spx4可以在第二方向(例如，y轴方向)上并排布置。第二方向可以是图1的像素阵列110的列方向。
197.第一子像素spx1至第四子像素spx4中的每个可以包括第一光电转换器件pd1至第四光电转换器件pd4、第一传输栅极tg1至第四传输栅极tg4以及浮置扩散区fd。
198.第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第四浮置扩散区fd4。
199.参照图14a，像素pxk1可以包括驱动栅极sfg、选择栅极sg、复位栅极rg和虚设栅极dmy。
200.虚设栅极dmy、复位栅极rg、驱动栅极sfg和选择栅极sg可以在像素pxk1的左部(或右部，未示出)沿第二方向并排布置。
201.驱动栅极sfg、选择栅极sg、复位栅极rg和虚设栅极dmy可以布置在像素pxk1的左部(或右部，未示出)的中心。然而，可以调节驱动栅极sfg、选择栅极sg、复位栅极rg和虚设栅极dmy的各自的位置。
202.复位栅极rg的源极和驱动栅极sfg可以经由接触ct连接到内部布线wr。
203.参照图14b，像素pxk2可以包括驱动栅极sfg、选择栅极sg、复位栅极rg、增益控制栅极cg和虚设栅极dmy。
204.虚设栅极dmy、复位栅极rg、控制栅极cg、驱动栅极sfg和选择栅极sg可以在像素
pxk2的左部(或右部，未示出)沿第二方向并排布置。
205.增益控制栅极cg和虚设栅极dmy可以分别布置在复位栅极rg之上和之下。布线wrfd1可以经由接触ct连接到复位栅极rg和增益控制栅极cg之间的阱区，并且可以在第一方向和第二方向上延伸。
206.参照图14c，像素pxk3可以包括驱动栅极sfg、选择栅极sg、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2以及虚设栅极dmy。
207.虚设栅极dmy、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2、驱动栅极sfg以及选择栅极sg可以在像素pxk3的左部(或右部，未示出)沿第二方向并排布置。
208.布线wrfd1和wrfd2可以经由接触ct分别连接到复位栅极rg和第一增益控制栅极cg1之间的阱区以及第一增益控制栅极cg1和第二增益控制栅极cg2之间的阱区。布线wrfd1和wrfd2中的每个可以在第一方向和第二方向上延伸。
209.参照图14d，像素pxk4可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg以及虚设栅极dmy。
210.虚设栅极dmy、复位栅极rg、第一驱动栅极sfg1、第一选择栅极sg1和第二选择栅极sg2以及第二驱动栅极sfg2可以在像素pxk2的左部(或(右部，未示出)沿第二方向并排布置。第一选择栅极sg1和第二选择栅极sg2可以布置在第一驱动栅极sfg1和第二驱动栅极sfg2之间。
211.第一驱动栅极sfg1、第二驱动栅极sfg2、以及复位栅极rg的源极可以经由接触ct连接到内部布线wr。
212.参照图14e，像素pxk5可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、增益控制栅极cg以及虚设栅极dmy。
213.虚设栅极dmy、复位栅极rg、控制栅极cg、第一驱动栅极sfg1、第一选择栅极sg1和第二选择栅极sg2以及第二驱动栅极sfg2可以在像素pxk5的左部(或右部，未示出)沿第二方向并排布置。
214.参照图14f，像素pxk6可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2以及虚设栅极dmy。
215.虚设栅极dmy、复位栅极rg、第一增益控制栅极cg1和第二增益控制栅极cg2、第一驱动栅极sfg1、第一选择栅极sg1和第二选择栅极sg2以及第二驱动栅极sfg2可以在像素pxk6的左部(或右部，未示出)沿第二方向并排布置。
216.图15a、图15b和图15c是根据示例实施例的像素pxl1、pxl2和pxl3的平面图。
217.参照图15a至图15c，像素pxl1、pxl2和pxl3可以包括第一子像素spx1至第四子像素spx4。
218.第一子像素spx1至第四子像素spx4可以在第二方向(例如，y轴方向)上并排布置。第二方向可以是图1的像素阵列110的列方向。
219.第一子像素spx1至第四子像素spx4中的每个可以包括第一光电转换器件pd1至第四光电转换器件pd4、第一传输栅极tg1至第四传输栅极tg4以及浮置扩散区fd。
220.第一浮置扩散区fd1至第四浮置扩散区fd4可以分别布置在第一子像素spx1至第四子像素spx4的各自的中心。内部布线wr可以经由接触ct连接到第一浮置扩散区fd1至第
四浮置扩散区fd4。
221.参照图15a，像素px11可以包括第一驱动栅极sfg1和第二驱动栅极sfg2、第一选择栅极sg1和第二选择栅极sg2、复位栅极rg以及第一虚设栅极dmy1至第三虚设栅极dmy3。
222.第一虚设栅极dmy1、第一选择栅极sg1、第一驱动栅极sfg1、第二虚设栅极dmy2、复位栅极rg、第二驱动栅极sfg2、第二选择栅极sg2和第三虚设栅极dmy3可以在像素pxl1的左部(或右部，未示出)沿第二方向并排布置。
223.第一驱动栅极sfg1和第一选择栅极sg1可以布置在第一虚设栅极dmy1和第二虚设栅极dmy2之间。复位栅极rg、第二驱动栅极sfg2和第二选择栅极sg2可以依次布置在第二虚设栅极dmy2和第三虚设栅极dmy3之间。
224.第一驱动栅极sfg1、第二驱动栅极sfg2、以及复位栅极rg的源极可以经由接触ct连接到内部布线wr。
225.参照图15b，与图15a的像素pxl1相比，像素pxl2还可以包括增益控制栅极cg。
226.增益控制栅极cg可以布置在复位栅极rg和第二驱动栅极sfg2之间。布线wrfd1可以经由接触ct连接到复位栅极rg和增益控制栅极cg之间的阱区，并且可以在第一方向和第二方向上延伸。
227.参照图15c，与图15a的像素pxl1相比，像素pxl3还可以包括第一增益控制栅极cg1和第二增益控制栅极cg2。
228.第一增益控制栅极cg1和第二增益控制栅极cg2可以布置在复位栅极rg和第二驱动栅极sfg2之间。布线wrfd1和wrfd2可以经由接触ct分别连接到复位栅极rg和第一增益控制栅极cg1之间的阱区以及第一增益控制栅极cg1和第二增益控制栅极cg2之间的阱区。布线wrfd1和wrfd2中的每个可以在第一方向和第二方向上延伸。
229.图16a、图16b、图16c和图16d示出了根据示例实施例的布置在像素px中的微透镜ml。
230.根据上述各种实施例的像素应用于根据本实施例的像素px。
231.像素px可以包括第一子像素spx1至第四子像素spx4。第一子像素spx1至第四子像素spx4中的每个可以包括浮置扩散区fd和多个光电转换器件pd。第一子像素spx1至第四子像素spx4中包括的多个光电转换器件pd可以经由内部布线彼此连接。
232.参照图16a，微透镜ml可以布置在每个光电转换器件pd之上。可以为像素px中包括的多个光电转换器件pd中的每个分别布置多个微透镜ml。像素px可以基于分别由多个光电转换器件pd产生的电荷来输出像素信号，或者可以基于分别由多个光电转换器件pd中的一些或全部产生的电荷来输出像素信号。
233.参照图16b，微透镜ml可以布置在第一子像素spx1至第四子像素spx4的每个中包括的四个光电转换器件pd的组之上。因此，可以在第一像素spx1至第四像素spx4的每个中布置单个微透镜ml。像素px可以基于分别由第一像素spx1至第四像素spx4产生的电荷来输出像素信号，或者可以基于分别由第一像素spx1至第四像素spx4中的一些或全部产生的电荷来输出像素信号。
234.参照图16c和图16d，可以为多个光电转换器件pd中的每两个相邻的光电转换器件布置单个微透镜ml。如图16c所示，单个微透镜ml可以布置在沿第一方向彼此相邻的两个光电转换器件上。如图16d所示，单个微透镜ml可以布置在沿第二方向彼此相邻的两个光电转
换器件上。
235.在另一实施方式(未在图16c和图16d中示出)中，微透镜ml可以布置在第一子像素spx1至第四子像素spx4中的一些子像素内沿第一方向彼此相邻的两个光电转换器件上，并且微透镜ml可以布置在第一子像素spx1至第四子像素spx4中的其它子像素内沿第二方向彼此相邻的两个光电转换器件上。
236.图17a、图17b、图17c、图17d、图17e和图17f示出了根据示例实施例的布置在像素阵列110中的滤色器。
237.根据上述各种实施例的像素应用于根据本实施例的像素px。
238.像素px可以包括第一子像素spx1至第四子像素spx4。第一子像素spx1至第四子像素spx4中的每个可以包括浮置扩散区fd和多个光电转换器件pd。第一子像素spx1至第四子像素spx4中包括的多个光电转换器件pd可以经由内部布线彼此连接。
239.参照图17a，第一像素px1至第四像素px4可以布置成2
×
2矩阵。
240.滤色器可以按像素布置。红色滤色器cf_r可以布置在第一像素px1上。绿色滤色器cf_g可以布置在第二像素px2和第三像素px3上。蓝色滤色器cf_b可以布置在第四像素px4上。
241.一个红色滤色器cf_r、两个绿色滤色器cf_g和一个蓝色滤色器cf_b的上述组合可以被称为拜耳图案。
242.在像素阵列110中，布置成2
×
2矩阵的每四个像素可以具有拜耳图案。
243.在其它实施方式(未在图17a中示出)中，可以改变布置在第一像素px1至第四像素px4上的滤色器的颜色组合。例如，白色滤色器可以布置在第二像素px2和第三像素px3之一上。作为另一示例，白色滤色器可以布置在第二像素px2和第三像素px3上。作为另一示例，黄色滤色器可以布置在第二像素px2和第三像素px3上。
244.参照图17b，第一子像素spx1至第四子像素spx4可以布置成2
×
2矩阵。
245.与图17a相比，在图17中，滤色器可以按子像素布置。红色滤色器cf_r可以布置在第一子像素spx1上。绿色滤色器cf_g可以布置在第二子像素spx2和第三子像素spx3上。蓝色滤色器cf_b可以布置在第四子像素spx4上。布置在像素阵列110中的多个像素px中的每个可以具有拜耳图案。
246.参照图17c，第一像素px1至第四像素px4可以在第二方向上布置。第一像素px1至第四像素px4中的每个可以包括在第一方向上并排布置的第一子像素spx1至第四子像素spx4。
247.红色滤色器cf_r可以布置在第一和第二像素px1和px2的第一和第二子像素spx1和spx2中。绿色滤色器cf_g可以分别布置在第一和第二像素px1和px2的第三和第四子像素spx3和spx4以及第三和第四像素px3和px4的第一和第二子像素spx1和spx2中。蓝色滤色器cf_b可以布置在第三和第四像素px3和px4的第三和第四子像素spx3和spx4中。这样，在像素阵列110中，布置成8
×
8矩阵的每十六个像素可以具有拜耳图案。
248.参照图17d，第一像素px1和第二像素px2可以在第二方向上布置，并且第一像素px1和第二像素px2中的每个可以包括在第一方向上并排布置的第一子像素spx1至第四子像素spx4。
249.红色滤色器cf_r可以分别布置在第一像素px1的第一子像素spx1和第三子像素
spx3中。绿色滤色器cf_g可以分别布置在第一像素px1的第二子像素spx2和第四子像素spx4中。绿色滤色器cf_g可以分别布置在第二像素px2的第一子像素spx1和第三子像素spx3中。蓝色滤色器cf_b可以分别布置在第二像素px2的第二子像素spx2和第四子像素spx4中。这样，布置成2
×
2矩阵的每四个子像素可以具有拜耳图案。
250.参照图17e，第一像素px1至第四像素px4可以在第一方向上布置，并且第一像素px1至第四像素px4中的每个可以包括在第二方向上并排布置的第一子像素spx1至第四子像素spx4。
251.红色滤色器cf_r可以布置在第一和第二像素px1和px2的第一和第二子像素spx1和spx2中。绿色滤色器cf_g可以分别布置在第一和第二像素px1和px2的第三和第四子像素spx3和spx4以及第三和第四像素px3和px4的第一和第二子像素spx1和spx2中。蓝色滤色器cf_b可以布置在第三和第四像素px3和px4的第三和第四子像素spx3和spx4中。这样，在像素阵列110中，布置成8
×
8矩阵的每十六个像素可以具有拜耳图案。
252.参照图17f，第一像素px1和第二像素px2可以在第一方向上布置。第一像素px1和第二像素px2中的每个可以包括在第二方向上并排布置的第一子像素spx1至第四子像素spx4。
253.红色滤色器cf_r可以分别布置在第一像素px1的第一子像素spx1和第三子像素spx3中。绿色滤色器cf_g可以分别布置在第一像素px1的第二子像素spx2和第四子像素spx4中。绿色滤色器cf_g可以分别布置在第二像素px2的第一子像素spx1和第三子像素spx3中。蓝色滤色器cf_b可以分别布置在第二像素px2的第二子像素spx2和第四子像素spx4中。这样，布置成2
×
2矩阵的每四个子像素可以具有拜耳图案。
254.图18示出了包括多相机模块的电子设备。图19是图18的相机模块的详细框图。
255.参照图18，电子设备1000可以包括相机模块组1100、应用处理器1200、电力管理集成电路(pmic)1300和外部存储器1400。
256.相机模块组1100可以包括多个相机模块1100a、1100b和1100c。尽管图18示出了布置三个相机模块1100a、1100b和1100c的实施例，但是在其它实施例中，相机模块组1100可以包括例如两个相机模块，或者可以包括k个(其中k是大于或等于4的自然数)相机模块。
257.在下文中，将参照图19更详细地描述相机模块1100b的详细配置，根据实施例，以下描述可以等同地应用于其它相机模块1100a和1100c。
258.参照图19，相机模块1100b可以包括棱镜1105、光路折叠元件(在下文中被称为“opfe”)1110、致动器1130、图像感测器件1140和存储1150。
259.棱镜1105可以包括光反射材料的反射表面1107并改变从外部入射的光l的路径。棱镜1105可以将沿第一方向x入射的光l的路径改变为垂直于第一方向x的第二方向y。此外，棱镜1105可以在a方向或b方向上在光反射材料的反射表面1107的中心轴线1106上旋转，从而将沿第一方向x入射的光l的路径改变为与其垂直的第二方向y。在这种情况下，opfe 1110还可以在垂直于第一方向x和第二方向y的第三方向z上移动。棱镜1105在a方向上的最大旋转角度可以在+a方向上小于15度并且可以在-a方向上大于15度。棱镜1105可以在约20度的范围内移动，或者可以在+b或-b方向上在10度和20度之间或在15度和20度之间移动，并且移动角度可以在+b或-b方向上彼此相同，或者可以在1度的范围内。棱镜1105的光反射材料的反射表面1107可以在与中心轴线1106的延伸方向平行的第三方向(例如，z方
向)上移动。相机模块1100b可以包括两个或更多个棱镜，从而以各种方式将沿第一方向x入射的光l的路径改变为垂直于第一方向x的第二方向y、改变为第一方向x或第三方向z、然后再次改变为第二方向y。
260.opfe 1110可以包括，例如包括m个(m是自然数)组的光学透镜。m个透镜可以在第二方向y上移动以改变相机模块1100b的光学变焦比。例如，当相机模块1100b的基础光学变焦比被称为z时，并且当opfe 1110中包括的m个光学透镜移动时，相机模块1100b的光学变焦比可以改变为3z、5z或更多。致动器1130可以将opfe 1110或光学透镜(在下文中被称为光学透镜)移动到特定位置。例如，致动器1130可以调节用于精确感测的光学透镜的位置，使得图像传感器1142位于光学透镜的焦距处。
261.图像感测器件1140可以包括图像传感器1142、控制逻辑1144和存储器1146。图像传感器1142可以通过使用经由光学透镜提供的光l来感测感测目标的图像。
262.上面参照图2至图17f描述的像素和像素阵列适用于图像传感器1142。
263.像素可以包括多个子像素(例如，四个子像素)，每个子像素包括多个光电转换器件和浮置扩散区。所述多个子像素的多个浮置扩散区可以经由布线彼此电连接。所述多个子像素可以每个具有改善的灵敏度。因此，图像传感器1142可以具有改善的分辨率和改善的图像质量。
264.控制逻辑1144可以控制相机模块1100b的操作并处理感测到的图像。例如，控制逻辑1144可以根据通过控制信号线cslb提供的控制信号来控制相机模块1100b的操作，并且可以提取与感测到的图像中的特定图像对应的图像数据(例如，图像中的面部、臂部、腿等)或执行诸如去噪的图像处理。在一些实施例中，图像传感器1142可以包括像素阵列，控制逻辑1144可以包括模数转换器和用于处理感测到的图像的图像信号处理器。
265.存储器1146可以存储信息，诸如用于相机模块1100b的操作的校准数据1147。校准数据1147可以是用于使相机模块1100b通过使用从外部提供的光l来生成图像数据的信息，并且可以包括例如关于旋转度数的信息、关于焦距的信息、关于光轴的信息等。当相机模块1100b包括其焦距根据光学透镜的位置而改变的多状态相机时，校准数据1147可以包括关于光学透镜的每个位置(或状态)的焦距值和关于自动聚焦的信息。
266.存储1150可以存储由图像传感器1142感测的图像数据。存储1150可以布置在图像感测器件1140外部，并且可以与构成图像感测器件1140的传感器芯片以堆叠形式实现。在一些在实施例中，图像传感器1142可以包括第一芯片，并且控制逻辑1144、存储1150和存储器1146可以包括第二芯片，使得这两个芯片可以被堆叠。存储1150可以包括电可擦除可编程只读存储器(eeprom)。
267.多个相机模块1100a、1100b和1100c中的每个可以包括致动器1130。因此，多个相机模块1100a、1100b和1100c可以每个包括校准数据1147，校准数据根据多个相机模块1100a、1100b和1100c中包括的致动器1130的操作而彼此相同或彼此不同。
268.一个相机模块(例如，1100b)可以是包括上述棱镜1105和opfe 1110的折叠透镜型相机模块，其它相机模块(例如，1100a和1100c)可以是不包括棱镜1105和opfe 1110的垂直型相机模块。
269.一个相机模块(例如，1100c)可以是用于通过使用例如红外线(ir)来提取深度信息的垂直形深度相机。在这种情况下，应用处理器1200可以将从深度相机提供的图像数据
与从另一相机模块(例如，1100a或1100b)提供的图像数据合并，并提供三维(3d)深度图像。
270.两个或更多个相机模块(例如，1100a和1100b)可以分别具有不同的视场角。例如，两个或更多个相机模块(例如，1100a和1100b)的光学透镜可以彼此不同。
271.多个相机模块1100a、1100b和1100c中的每个的视场角可以彼此不同。例如，相机模块1100a可以是超广角相机，相机模块1100b可以是广角相机，相机模块1100c可以是远摄相机。在这种情况下，多个相机模块1100a、1100b和1100c的每个中包括的光学透镜也可以彼此不同。
272.相机模块1100a、1100b和1100c可以彼此物理分离并布置。即，一个图像传感器1142的感测区不被多个相机模块1100a、1100b和1100c划分，并且独立的图像传感器1142可以布置在多个相机模块1100a、1100b和1100c中的每个内部。
273.参照回图18，应用处理器1200可以包括图像处理器件1210、存储器控制器1220和内部存储器1230。应用处理器1200可以与多个相机模块1100a、1100b和1100c分开实现。例如，应用处理器1200以及多个相机模块1100a、1100b和1100c可以被实现为分离的半导体芯片。图像处理器件1210可以包括多个子图像处理器1212a、1212b和1212c、图像生成器1214以及相机模块控制器1216。
274.图像处理器件1210可以包括分别与多个相机模块1100a、1100b和1100c对应的多个子图像处理器1212a、1212b和1212c。
275.从相机模块1100a、1100b和1100c中的每个生成的图像数据可以通过彼此分离的图像信号线isla、islb和islc被提供给对应的子图像处理器1212a、1212b和1212c。例如，相机模块1100a生成的图像数据可以通过图像信号线isla被提供给子图像处理器1212a，相机模块1100b生成的图像数据可以通过图像信号线islb被提供给子图像处理器1212b，相机模块1100c生成的图像数据可以通过图像信号线islc被提供给子图像处理器1212c。这样的图像数据传输可以通过使用例如基于移动工业处理器接口(mipi)的相机串行接口(csi)来执行。
276.一个子图像处理器可以被布置为对应于多个相机模块。例如，子图像处理器1212a和子图像处理器1212c可以如图15a所示被集成到一个子图像处理器中而不彼此分离，并且从相机模块1100a和1100c提供的图像数据可以由选择元件(例如，复用器)等选择，然后被提供给集成的子图像处理器。在这种情况下，子图像处理器1212b可以从相机模块1100b接收图像数据而不集成到其中。
277.相机模块1100a生成的图像数据可以通过图像信号线isla被提供给子图像处理器1212a，相机模块1100b生成的图像数据可以通过图像信号线islb被提供给子图像处理器1212b，相机模块1100c生成的图像数据可以通过图像信号线islc被提供给子图像处理器1212c。此外，由子图像处理器1212b处理的图像数据可以直接被提供给图像生成器1214，由子图像处理器1212a和1212c处理的图像数据可以由选择元件(例如，复用器)等选择，然后被提供给图像生成器1214。
278.子图像处理器1212a、1212b和1212c中的每个可以对从相机模块1100a、1100b和1100c提供的图像数据执行图像处理，诸如坏像素校正、自动聚集校正的3a调节、自动白平衡和自动曝光、降噪、锐化、伽玛控制和再马赛克。
279.可以对相机模块1100a、1100b和1100c中的每个执行再马赛克信号处理，然后可以
将再马赛克信号处理的结果提供给子图像处理器1212a、1212b和1212c。
280.由子图像处理器1212a、1212b和1212c中的每个处理的图像数据可以被提供给图像生成器1214。图像生成器1214可以根据图像生成信息或模式信号通过使用从子图像处理器1212a、1212b和1212c中的每个提供的图像数据来生成输出图像。
281.图像生成器1214可以根据图像生成信息或模式信号通过合并图像处理器1212a、1212b和1212c生成的图像数据中的至少一些来生成输出图像。此外，图像生成器1214可以根据图像生成信息或模式信号通过选择图像处理器1212a、1212b和1212c生成的图像数据中的任何一个来生成输出图像。
282.图像生成信息可以包括变焦信号或变焦因子。模式信号可以是基于例如由用户选择的模式的信号。
283.当图像生成信息是变焦信号(变焦因子)时，并且当相机模块1100a、1100b和1100c具有不同的视场(视场角)时，图像生成器1214可以取决于变焦信号的类型来执行不同的操作。例如，当变焦信号是第一信号时，图像生成器1214可以通过使用从子图像处理器1212a和1212b输出的图像数据当中的从子图像处理器1212a和1212b输出的图像数据来生成输出图像。当变焦信号是不同于第一信号的第二信号时，图像生成器1214可以通过使用从子图像处理器1212a和1212c输出的图像数据当中的从子图像处理器1212c和1212b输出的图像数据来生成输出图像。如果变焦信号是不同于第一信号和第二信号的第三信号，则图像生成器1214不执行图像数据合并并通过选择从子图像处理器1212a、1212b和1212c中的每个输出的图像数据中的任何一个来生成输出图像。可以修改处理图像数据的方法以满足应用标准。
284.图像处理器件1210可以包括选择子图像处理器1212a、1212b和1212c的输出并将所选择的输出发送到图像生成器1214的选择器(未示出)。选择器可以被实现为复用器，例如3
×
1复用器。在这种情况下，选择器可以根据变焦信号或变焦因子执行不同的操作。例如，当变焦信号是第四信号(例如，变焦比是第一比率)时，选择器可以选择子图像处理器1212a、1212b和1212c的输出中的任何一个并将所选择的输出发送到图像生成器1214。此外，当变焦信号是不同于第四信号的第五信号(例如，变焦比是第二比率)时，选择器可以将子图像处理器1212a、1212b和1212c的输出当中的p个(p是大于或等于2的自然数)输出依次发送到图像生成器1214。例如，选择器可以将子图像处理器1212b的输出和子图像处理器1212c的输出依次发送到图像生成器1214。此外，选择器可以将子图像处理器1212a的输出和子图像处理器1212b的输出依次发送到图像生成器1214。图像生成器1214可以通过合并依次接收到的p个输出生成一个输出图像。子图像处理器1212a、1212b和1212c可以执行图像处理，诸如再马赛克、按比例缩小到视频/预览分辨率大小、伽马校正和高动态范围(hdr)处理，然后处理过的图像数据可以被发送到图像生成器1214。因此，即使当将处理过的图像数据通过选择器和一条信号线提供给图像生成器1214时，也可以以高速执行图像生成器1214的图像合并操作。
285.图像生成器1214可以从多个子图像处理器1212a、1212b和1212c中的至少一个接收具有不同曝光时间的多条图像数据，并对所述多条图像数据执行高动态范围(hdr)处理，从而生成具有增加的动态范围的合并后的图像数据。
286.相机模块控制器1216可以向相机模块1100a、1100b和1100c提供控制信号。相机模
块控制器1216生成的控制信号可以通过彼此分离的控制信号线csla、cslb和cslc被提供给对应的相机模块1100a、1100b和1100c。
287.多个相机模块1100a、1100b和1100c中的任何一个可以根据包括变焦信号的图像生成信息或模式信号被指定为主相机(例如，1100b)，其它相机模块(例如，1100a和1100c)可以被指定为从相机。这样的信息可以被包括在控制信号中并通过彼此分离的控制信号线csla、cslb和cslc被提供给对应的相机模块1100a、1100b和1100c。可以根据变焦因子或操作模式信号来改变作为主宰和从属操作的相机模块。例如，当相机模块1100a的视场角比相机模块1100b的视场角宽并且其变焦因子表示低变焦比时，相机模块1100a可以作为主宰操作，并且相机模块1100b可以作为从属操作。与此相反，当变焦因子表示高变焦比时，相机模块1100b可以作为主宰操作，并且相机模块1100a可以作为从属操作。
288.从相机模块控制器1216提供给相机模块1100a、1100b和1100c中的每个的控制信号可以包括同步使能信号。例如，当相机模块1100b是主相机并且相机模块1100a和1100c是从相机时，相机模块控制器1216可以将同步使能信号发送到相机模块1100b。当接收到同步使能信号时，相机模块1100b可以基于提供的同步使能信号生成同步信号，并通过同步信号线ssl将生成的同步信号发送到相机模块1100a和1100c。相机模块1100b以及相机模块1100a和1100c可以与同步信号同步以将图像数据发送到应用处理器1200。
289.从相机模块控制器1216提供给多个相机模块1100a、1100b和1100c的控制信号可以包括根据模式信号的模式信息。相机模块1100a、1100b和1100c可以基于模式信息以与感测速度相关的第一或第二操作模式操作。相机模块1100a、1100b和1100c可以在第一操作模式中以第一速度生成图像信号(例如，生成第一帧速率的图像信号)，并以高于第一速度的第二速度对图像信号进行编码(例如，对高于第一帧速率的第二帧速率的图像信号进行编码)，并将编码后的图像信号发送到应用处理器1200。第二速度可以低于或等于第一速度的30倍。
290.应用处理器1200可以将接收到的图像信号(即编码后的图像信号)存储在其中包括的存储器1230中或存储在应用处理器1200外部的外部存储器1400中，然后，从存储器1230或外部存储器1400读取编码后的图像信号并对编码后的信号进行解码，并且显示基于解码后的图像信号生成的图像数据。例如，图像处理器件1210的多个子图像处理器1212a、1212b和1212c当中的相应子图像处理器可以执行解码，并且还可以对解码后的图像信号执行图像处理。
291.相机模块1100a、1100b和1100c可以每个在第二操作模式中以低于第一速度的第三速度生成图像信号(例如，低于第一帧速率的第三帧速率的图像信号)，并将该图像信号发送到应用处理器1200。提供给应用处理器1200的图像信号可以是未编码的信号。应用处理器1200可以对接收到的图像信号执行图像处理或者将图像信号存储在存储器1230或外部存储器1400中。
292.pmic 1300可以向多个相机模块1100a、1100b和1100c供应电力，例如电源电压。例如，在应用处理器1200的控制下，pmic 1300可以通过电力信号线psla向相机模块1100a供应第一电力，通过电力信号线pslb向相机模块1100b供应第二电力，以及通过电力信号线pslc向相机模块1100c供应第三电力。pmic 1300可以响应于来自应用处理器1200的电力控制信号pcon来生成与多个相机模块1100a、1100b和1100c中的每个对应的电力，并且还可以
调节电力的电平。电力控制信号pcon可以包括用于多个相机模块1100a、1100b和1100c的每个操作模式的电力调节信号。例如，操作模式可以包括低电力模式，在这种情况下，电力控制信号pcon可以包括关于以低电力模式操作的相机模块和要设置的电力电平的信息。提供给多个相机模块1100a、1100b和1100c的电力的电平可以彼此相同或彼此不同。此外，可以动态地改变电力的电平。
293.如上所述，实施例涉及图像传感器，更具体地，涉及具有其中多个光电转换器件共享浮置扩散区的像素结构的像素阵列、以及包括该像素阵列的图像传感器。实施例可以提供具有其中十六个光电转换器件共享浮置扩散区的像素结构的像素阵列、以及包括该像素阵列的图像传感器。
294.已在此公开了示例实施例，并且尽管采用了特定术语，但是它们仅在一般和描述性的意义上被使用和解释，而不是出于限制的目的。在一些情况下，在提交本技术时对于本领域普通技术人员将明显的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用，除非另有特别指示。因此，本领域技术人员将理解，在不胶离如所附权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。