接触结构及其制作方法与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种接触结构及其制作方法。


背景技术：

2.随着半导体的集成度越来越高，集成电路的尺寸逐渐变小，通常需要多层互连线来满足尺寸缩小后集成电路中元件的互连需求，互连线之间可以通过导电插塞实现连接，具有导电插塞的接触结构的深度增加，流通电流会变小，因此导电插塞的接触电阻至关重要。
3.然而，随着集成电路的尺寸逐渐变小，用于设置导电插塞的孔尺寸也随之缩小，导致接触电阻的降低变的越来越困难。


技术实现要素：

4.本公开的主要目的在于提供一种接触结构及其制作方法，以解决现有技术中导电插塞的接触电阻较高的问题。
5.为了实现上述目的，根据本公开的一个方面，提供了一种接触结构的制作方法，包括以下步骤：在衬底上形成绝缘介质层；形成贯穿绝缘介质层的接触孔，接触孔包括连通的第一孔段和第二孔段，第一孔段贯穿至衬底，第二孔段位于第一孔段远离衬底的一侧，且第一孔段在衬底上具有第一正投影，第二孔段在衬底上具有第二正投影，第二正投影位于第一正投影中；在接触孔中形成导电插塞。
6.可选地，绝缘介质层包括沿远离衬底的方向顺序层叠的第一绝缘层和第二绝缘层，形成接触孔的步骤包括：顺序刻蚀第二绝缘层和第一绝缘层，以形成贯穿至衬底表面的接触孔。
7.可选地，绝缘介质层包括沿远离衬底的方向顺序层叠的第一绝缘层和第二绝缘层，形成接触孔的步骤包括：顺序刻蚀第二绝缘层、第一绝缘层和衬底，以形成贯穿至衬底中的接触孔。
8.可选地，控制第一绝缘层和第二绝缘层的刻蚀选择比，形成倒酒杯形状的接触孔。
9.可选地，第一孔段位于第一绝缘层内，第二孔段位于第二绝缘层内。
10.可选地，第一孔段的第一部分位于衬底内，第一孔段的第二部分位于第一绝缘层内，第二孔段位于第二绝缘层内，第一部分包括弧形的底面。
11.可选地，形成导电插塞的步骤包括：在接触孔的底面形成金属化合物层；在接触孔的孔壁和金属化合物层的表面覆盖阻挡层；在阻挡层的表面形成金属填充部，金属填充部填满接触孔。
12.可选地，形成金属化合物层的步骤包括：在接触孔的孔壁和底面覆盖金属层；对覆盖有金属层的衬底进行退火处理，以使金属层与衬底反应形成金属化合物层。
13.可选地，形成金属化合物层的步骤包括：在接触孔的底面形成半导体外延层；在接触孔中形成至少覆盖半导体外延层的金属层；对覆盖有金属层的半导体外延层进行退火处
理，以使金属层与半导体外延层反应形成金属化合物层。
14.可选地，半导体外延层的厚度为10～20nm，金属层的厚度为5～30nm。
15.可选地，形成金属填充部的步骤包括：在阻挡层的表面覆盖金属材料，以形成种子层；采用电镀工艺在接触孔中填充金属材料，以形成导电插塞。
16.可选地，种子层的厚度为2～20nm。
17.根据本公开的另一方面，提供了一种接触结构，包括位于衬底上的导电插塞，导电插塞包括：相连接的第一导电段和第二导电段，第二导电段设置于第一导电段远离衬底的一侧，其中，导电插塞的形状为倒酒杯状，第一导电段的截面尺寸大于第二导电段的截面尺寸。
18.可选地，在平行于衬底表面的方向上，第一导电段的最大截面尺寸与第二导电段的最大截面尺寸之比大于或等于2。
19.可选地，导电插塞还包括：金属化合物层，设置于衬底与第一导电段之间。
20.可选地，还包括：阻挡层，至少覆盖在导电插塞的外周。
21.应用本公开的技术方案，提供了一种接触结构的制作方法，该方法中在衬底上形成绝缘介质层，并形成贯穿绝缘介质层的接触孔，由于接触孔包括连通的第一孔段和第二孔段，第一孔段贯穿至衬底，第二孔段位于第一孔段远离衬底的一侧，且第一孔段在衬底上具有第一正投影，第二孔段在衬底上具有第二正投影，第二正投影位于第一正投影中，从而使接触孔的底部能够具有相比于上部更大的容纳尺寸，使得在上述接触孔中形成的导电插塞能够与衬底具有较大的接触面积，进而降低了导电插塞的接触电阻。
附图说明
22.构成本公开实施例的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
23.图1示出了根据本公开实施例提供的一种接触插塞的剖面结构示意图；
24.图2示出了根据本公开实施例提供的一种接触结构的制作方法中，形成绝缘介质层的剖面结构示意图；
25.图3示出了在图2所示的绝缘介质层中形成第二孔段的剖面结构示意图；
26.图4示出了一种在图2所示的绝缘介质层中形成接触孔的剖面结构示意图；
27.图5示出了另一种在图2所示的绝缘介质层中形成接触孔的剖面示意图；
28.图6示出了在图4所示的接触孔中形成半导体外延层的剖面结构示意图；
29.图7示出了在图6所示的接触孔中形成金属层的剖面结构示意图；
30.图8示出了在图7所示的接触孔中形成金属化合物层的剖面结构示意图；
31.图9示了在图8所示的接触孔中去除未反应的金属层的剖面结构示意图；
32.图10示出了在图9所示的接触孔中形成阻挡层的剖面结构示意图；
33.图11示出了在图10所示的接触孔中形成种子层的剖面结构示意图；
34.图12示出了在图11所示的接触孔中形成导电插塞的剖面结构示意图。
35.其中，上述附图包括以下附图标记：
36.10、衬底；20、第一绝缘层；30、第二绝缘层；40、第二孔段；50、第一孔段；60、接触孔；70、半导体外延层；80、金属层；90、热处理金属层；100、金属化合物层；110、阻挡层；120、
种子层；130、导电插塞；140、第一导电段；150、第二导电段。
具体实施方式
37.需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
38.为了使本技术领域的人员更好地理解本公开的实施例方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
39.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
40.在一些实施例中，由于半导体的集成度越来越高，集成电路的尺寸逐渐变小，用于设置导电插塞的孔尺寸也随之缩小，使得接触电阻的阻值降低也变得越来越困难，导致集成电路中形成的导电插塞的接触电阻较高。
41.根据本公开的一个实施例，提供了一种接触结构的制作方法，该制作方法包括：在衬底10上形成绝缘介质层；形成贯穿绝缘介质层的接触孔60，接触孔60包括连通的第一孔段50和第二孔段40，第一孔段50贯穿至衬底10，第二孔段40位于第一孔段50远离衬底10的一侧，且第一孔段50在衬底10上具有第一正投影，第二孔段40在衬底10上具有第二正投影，第二正投影位于第一正投影中；在接触孔60中形成导电插塞130，如图1所示。
42.在上述制作方法中，由于在形成导电插塞的过程中，形成的贯穿绝缘介质层的接触孔60包括连通的第一孔段50和第二孔段40，且第一孔段50与第二孔段40对应的第一正投影和第二正投影具有不同的尺寸，即第二正投影位于第一正投影中，从而使接触孔的底部能够具有相比于上部更大的容纳尺寸，使得在上述接触孔60中形成的导电插塞能够与衬底具有较大的接触面积，进而降低了导电插塞的接触电阻。
43.下面将结合附图更详细地描述根据本公开提供的接触结构的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本技术的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
44.如图2所示，首先在衬底10上形成绝缘介质层。
45.上述衬底10的材料可以为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物。
46.在一些可选的实施方式中，绝缘介质层包括沿远离衬底10的方向顺序层叠的第一绝缘层20和第二绝缘层30。通过设置两层绝缘介质层，可以对硅片起到保护作用，还可以作
为缓冲介质层，有利于更好地进行刻蚀，从而形成完整度高的导电插塞。
47.在一些可选的实施方式中，形成如图2所示的上述第一绝缘层20和上述第二绝缘层30后，对第二绝缘层30进行第一步刻蚀，形成如图3所示的第二孔段40。
48.其中，可以采用干法刻蚀或湿法刻蚀第二绝缘层30，以形成第二孔段40，该第二孔段40至少位于第二绝缘层30中，即该第二孔段40可以在第二绝缘层30中，也可以贯穿第二绝缘层30，还可以是贯穿第二绝缘层30至第一绝缘层20中。
49.示例性的，上述第二孔段40为直立筒状结构，首先在第二绝缘层30的远离衬底10的一侧表面涂抹光刻胶，再将光刻胶通过光刻曝光处理形成掩膜层，然后采用等离子刻蚀选择性地刻蚀掉不被掩膜层覆盖的区域，以形成第二孔段40。
50.在一些可选的实施方式中，形成贯穿第二绝缘层30至第一绝缘层20的第二孔段40之后，基于第二孔段40继续刻蚀第一绝缘层20，以形成与第二孔段40连通的第一孔段50，该第一孔段50和第二孔段40共同构成接触孔60，如图4和图5所示。
51.在一些可选的实施方式中，如图4所示，第二孔段40贯穿第二绝缘层30至远离衬底10的第一绝缘层20表面，第一孔段50连通第二孔段40，并贯穿第一绝缘层20至衬底10表面。
52.其中，可以采用湿法刻蚀或干法刻蚀的方法刻蚀第一绝缘层20形成第一孔段50。
53.在一些可选的实施方式中，采用等离子体刻蚀在等离子体的反应腔内中通入含氯基和/或者氟基的气体对第一绝缘层20进行刻蚀，以形成第一孔段50，如图4所示，上述含氯基和/或者氟基的气体包括但不限于氯气、二氟甲烷、六氟化硫、三氯化硼和三氟化氮中的任一种或多种。
54.其中，上述第二孔段40可以为圆柱状，也可以为长方体状，还可以为其他任何可以贯穿连通第一孔段50的形状，上述第一孔段50可以为椭球状，也可以为球状，还可以为其他多种形状的组合，上述第一孔段50和第二孔段40共同组成接触孔60，该接触孔60的底部尺寸大于接触孔60的上部尺寸。
55.在一些可选的实施方式中，上述第一孔段50位于上述第一绝缘层20内，上述第二孔段40位于上述第二绝缘层30内。即第一孔段50和第二孔段40组成的接触孔60贯穿第二绝缘层30和第一绝缘层20至衬底10的表面。
56.示例性的，如图4所示，采用顺序刻蚀第二绝缘层30和第一绝缘层20，以形成贯穿至衬底10的接触孔60，其中，上述第二孔段40为圆柱状，上述第一孔段50为不规则的椭球状，且第一孔段50底部与衬底10的表面接触，从而形成底部尺寸大于上部尺寸的接触孔60结构。
57.在另一些可选的实施方式中，如图5所示，采用顺序刻蚀第二绝缘层30、第一绝缘层20和衬底10，以形成贯穿至衬底10中的接触孔60。
58.示例性的，如图5所示，上述第二孔段40为圆柱状，上述第一孔段50为椭球状，且第一孔段50的部分位于衬底10中，第一孔段50的椭球长轴大于第二孔段40的圆柱底面积直径，从而形成底部尺寸大于上部尺寸的接触孔60。
59.其中，上述第二孔段40全部位于第二绝缘层30内，上述第一孔段50的第一部分位于衬底10内，第一孔段50的第二部分位于第一绝缘层20内，且第一部分包括弧形的底面，该弧形的底面接触面积更大，因此导电接触性更好。
60.由于上述接触孔60通过顺序刻蚀第二绝缘层30、第一绝缘层20和衬底10，以形成
贯穿至衬底10中的接触孔60，使得接触孔60贯穿衬底10以及第一绝缘层20和第二绝缘层30，从而为形成具有连接作用的导电插塞提供相应区域，能够提升后续工艺制作过程的效率。
61.为了形成包括上述第一孔段50和上述第二孔段40的接触孔6，在一些可选的实施方式中，控制第一绝缘层20和第二绝缘层30的刻蚀选择比，形成倒酒杯形状的接触孔60，如图4至图11所示。
62.在一些可选的实施方式中，首先在刻蚀第二绝缘层30的过程中，根据设计工艺的需要，确定第二孔段40的尺寸为第二尺寸，进而刻蚀形成具有第二尺寸的第二孔段40，然后根据接触结构设定的第二孔段40和第一孔段50的尺寸比例，确定所需第一孔段50的刻蚀尺寸，再进行刻蚀得到第一孔段50，并将刻蚀形成的第一孔段50的尺寸确定为第一尺寸。
63.其中，刻蚀上述第二孔段40和第一孔段50的刻蚀选择比可以根据实际工艺需要进行调整。示例性的，若设置刻蚀上述第二孔段40的刻蚀口径为数值a，且确定第二孔段40与第一孔段50之间的刻蚀选择比为1：2，则得到刻蚀上述第一孔段50的刻蚀口径为数值2a。
64.上述第一尺寸和第二尺寸可以根据器件的不同需求进行相应的调整，以得到具有不同尺寸之比的第一孔段50和第二孔段40，从而适应不同的器件结构。
65.其中，上述第一尺寸和第二尺寸包括水平尺寸和/或垂直尺寸，以及根据第一孔段和第二孔段不同形状确定的不同方向上的尺寸。
66.在一些可选的实施方式中，上述第一孔段50和第二孔段40组成的形状为类似于倒酒杯的接触孔60结构，即在刻蚀绝缘层的过程中，首先对第二绝缘层30进行刻蚀，形成直筒状的孔结构作为第二孔段40，然后基于第二孔段40继续刻蚀第一绝缘层20，以形成第一孔段50。其中，在刻蚀第一孔段50的过程中，首先规划出需要刻蚀的第一绝缘层20的刻蚀区域，在本实施例中，选择沿着第二孔段40向衬底10延伸的方向刻蚀，以及沿着第一绝缘层20中第二孔段40延伸刻蚀的边缘进行外扩以形成倒酒杯状的第一孔段50。
67.在一些可选的实施方式中，在平行于衬底10表面的方向上，第一孔段50的最大截面尺寸与第二孔段40的最大截面尺寸之比大于或等于2，第一孔段50与衬底10的接触面尺寸大于第二孔段40的尺寸，以得到相应尺寸的导电插塞，从而使形成的导电插塞能够与衬底具有较大的接触面积，进而降低了导电插塞的接触电阻。
68.在一些可选的实施方式中，形成上述接触孔60之后，在上述接触孔60中形成导电插塞。
69.其中，上述导电插塞可以通过自对准工艺形成，也可以采用化学气相沉积法或物理气相沉积法形成，本公开不作具体限定。
70.在一些可选的实施方式中，如图6至图11所示，形成上述导电插塞的步骤包括：在接触孔60的底面形成金属化合物层100，如图6至图8所示；在接触孔60的孔壁和金属化合物层100的表面覆盖阻挡层110，如图9和图10所示；在阻挡层110的表面形成金属填充部，位于金属填充部的填充材料填满接触孔60，如图11和图12所示。
71.其中，在接触孔60的底面形成的金属化合物层100，上述金属化合物的导电性能低于金属，该金属化合物可以是钴元素的化合物，也可以是钛元素的化合物或镍的化合物。该阻挡层110包括氮化金属层，该氮化金属层可以选自于氮化钛层、氮化钨层和氮化钽层所构成群组的其中之一，上述金属填充部的填充材料可以包括钛、钨、镍或者钽等。
72.在一些可选的实施方式中，形成金属化合物层100的步骤包括：在接触孔60的孔壁和底面覆盖金属层80；对覆盖有金属层80的衬底10进行退火处理，以使金属层80与衬底10反应形成金属化合物层100。
73.其中，上述金属层80的金属可以包括金属钴、铱、镍、钼以及钌其中的任一种或多种。
74.在一些可选的实施方式中，上述金属层80是钴层，钴具有较高的耐热性和韧性，从而能够提高导电插塞的使用寿命。
75.在一些可选的实施方式中，采用物理气相沉积法得到金属钴层，其中，通过采用物理气相沉积法得到金属钴层的工艺过程简单，对环境无污染，耗材少，与衬底的结合力强。
76.在一些可选的实施方式中，采用磁控溅射的方式，在真空环境下，通过电压和磁场的共同作用，以被离化的惰性气体离子对靶材料进行轰击，致使靶材以离子、原子或分子的形式被弹出并沉积在硅衬底10上形成薄膜。通过电镀形成的金属钴层比较均匀，一定程度上还修复了磨损以及加工失误导致的衬底10损伤问题。
77.在一些可选的实施方式中，对上述覆盖有金属钴层的衬底10进行退火处理，以形成金属化合物层100，从而形成导电性能更低的化合物层。另外，金属钴的化合物还具有较强的粘合性，进而能够提高与衬底10之间的黏附性。
78.在一些可选的实施方式中，覆盖金属钴层之后，采用低温退火方式形成钴的化合物层，其中，控制温度范围为600～900℃。这一温度下，能够使得金属钴内部组织达到或接近平衡状态，从而得到具有良好工艺性能和使用性能的钴的化合物。示例性的，此温度下，能够形成阻值更低的cosi2。
79.在一些可选的实施方式中，形成金属化合物层100的步骤包括：在接触孔60的底面形成半导体外延层70，如图6所示；在接触孔60中形成至少覆盖半导体外延层70的金属层80，如图7所示；对覆盖金属层80的半导体外延层70进行退火处理，以使金属层80与半导体外延层70反应形成金属化合物层100，如图8所示。
80.其中，如图6所示，上述半导体外延层70可以是硅的外延，通过在接触孔60的底面外延生长一层高质量的硅，而后通过退火处理使得硅与金属进行反应生成金属化合物层100，即上述金属化合物层100为金属硅化物层，上述金属层80通过退火处理被软化，得到热处理金属层90，如图8所示。
81.由于接触孔60为倒酒杯的形状，因而其底端的截面口径相较于第一孔段50的中间较小，通过外延生长形成的半导体外延层70能够增大与导电插塞130的接触面积，另一方面，由于外延生长形成的半导体外延层70与金属层80反应生成的金属化合物层100使得导电插塞130与衬底10界面的接触变得更好，进而能够极大地降低接触电阻。
82.在一些可选的实施方式中，上述半导体外延层70的厚度为10～20nm，金属层80的厚度为5～30nm。
83.通过合理设置半导体外延层70和金属层80的厚度范围，以使上述半导体外延层70的硅与金属层80的金属进行反应生成一定厚度的金属硅化物，进而调整接触结构的接触电阻，从而得到适应不同器件的接触结构。
84.在一些可选的实施方式中，形成金属化合物层100之后，选择性去除上述接触孔60中经过退火处理之后，未与硅进行反应的金属，即热处理金属层90，如图9所示，然后在去除
热处理金属层90之后的接触孔60的底部和侧壁进行钛制程，以形成阻挡层110，上述阻挡层110覆盖接触孔60的孔壁和金属化合物层100，如图10所示。
85.在一些可选的实施方式中，形成上述金属填充部的步骤包括：在阻挡层110的表面覆盖金属材料，以形成种子层120，如图11所示；采用电镀工艺在接触孔60中填充导电金属，以形成导电插塞130，如图12所示。其中，通过形成种子层120，使得种子层120覆盖接触孔60的底部表面和侧壁表面，从而提升电镀过程中的载流性。
86.在上述可选的实施方式中，形成上述种子层120的金属材料可以包括钨。
87.在上述可选的实施方式中，可以采用化学气相沉积法在阻挡层110的表面覆盖金属钨，以形成钨薄膜，将此钨薄膜作为种子层120，以便进行金属填充。
88.在一些可选的实施方式中，在形成种子层120之后，采用电镀工艺由下往上填满接触孔60。由于上述接触孔60为倒酒杯形状，所以在该接触孔60中采用传统的cvd方式填满金属时，可能导致导电插塞中间比较大的地方容易存在空洞，进而影响到导电插塞的整体电阻值，因此本实施例中，采用电镀的方式，由下往上填满接触孔60，从而避免了接触孔60中容易出现空洞的现象，有利于形成高质量的导电插塞。
89.在一些可选的实施方式中，上述种子层120的厚度为2～20nm，由于种子层120太厚会导致接触孔60的开口太小，增加电镀的难度，种子层120太薄会导致侧壁覆盖太少，载流性变差，在电镀过程中也会形成缺陷，所以设置种子层1120的厚度为2～20nm，从而确保电镀过程有效进行。
90.根据本公开的另一个实施例，提供了一种接触结构，包括位于衬底10上的导电插塞130，该导电插塞130包括：相连接的第一导电段140和第二导电段150，第二导电段150设置于第一导电段140远离衬底10的一侧，其中，导电插塞130的形状为倒酒杯状，第一导电段140的截面尺寸大于第二导电段150的截面尺寸，如图12所示。
91.其中，上述导电插塞可以通过自对准工艺形成，也可以采用化学气相沉积法或物理气相沉积法形成。
92.在一些可选的实施方式中，上述第一导电段140位于衬底10和第一绝缘层20中，即第一导电段140部分位于衬底10中，部分位于第一绝缘层20中，上述第二导电段150位于第二绝缘层30中。
93.在一些可选的实施方式中，上述第一导电段140位于第一绝缘层20中，第二导电段150位于第二绝缘层30中。
94.在一些可选的实施方式中，在平行于衬底10表面的方向上，第一导电段140的最大截面尺寸与第二导电段150的最大截面尺寸之比大于或等于2。
95.上述导电插塞130可以根据器件的不同需求进行相应的工艺调整，以得到具有不同尺寸之比的第一导电段140和第二导电段150，从而适应不同的器件结构。
96.示例性的，若上述第二导电段150的最大截面尺寸为数值a，且确定第一导电段140与第二导电段150之间的最大截面尺寸之比等于2，则上述第一导电段140的最大截面尺寸为数值2a。
97.在一些可选的实施方式中，导电插塞130还包括：金属化合物层100，该金属化合物层100设置于衬底10与第一导电段140之间。
98.其中，上述金属化合物层100可以与衬底10的黏附性更好，且金属化合物的导电性
能低于对应金属的导电性能，从而能够降低导电插塞130的电阻值。
99.在一些可选的实施方式中，该接触结构还包括：阻挡层110，该阻挡层110至少覆盖在导电插塞130的外周。
100.其中，上述阻挡层110可以通过化学气象沉积(cvd)或者物理气相沉积(pvd)的方式制备得到，阻挡层110可以选自于金属钛层和氮化钛层其中之一，作为连接层或者粘度剂帮助填充金属和衬底10紧密结合，防止剥离的发生；并且，阻挡层110可以防止导电插塞130的导电材料向金属化合物层100以及衬底10的扩散，避免影响接触电阻。
101.其中，上述导电插塞130包括但不限于导电钨塞，还可以为其它种类的导电金属，本公开不作具体限定。
102.根据本公开的另一个实施例，提供过了一种具有上述接触结构的半导体器件，该器件包括：衬底及上述接触结构，该衬底的源区和/或漏区中形成有一接触孔，上述接触结构形成于上述接触孔中。具体的，上述半导体器件例如场效应晶体管。
103.下面将结合实施例进一步说明本公开的上述接触结构及其制作方法。
104.实施例1
105.在硅衬底10上生长一层氮化硅作为第一绝缘层20，然后再生长一层氧化硅作为第二绝缘层30；
106.在与衬底10水平的截面上，选择第一孔段50和第二孔段40的最大截面尺寸之比为2的刻蚀比顺序刻蚀第二绝缘层30和第一绝缘层20，即氧化硅层和氮化硅层，形成倒酒杯形状的接触孔60，该接触孔60的底部为一平面，如图4所示，其中，接触孔60底部和酒杯的高度比为2：1；
107.利用外延生长方法在接触孔60的底部生长一层高质量的硅，该硅的厚度为10～20nm；
108.采用物理气相沉积的溅射方式在外延生长的硅以及接触孔60的侧壁上沉积金属钴薄膜，钴薄膜的厚度为5～30nm；
109.对上述沉积形成的钴薄膜进行低温退火处理，采用温度为600～900℃，从而在接触孔60底部形成阻值更低的cosi2；
110.选择性去除退火处理之后未被反应的金属钴薄膜；
111.采用化学气相沉积法在接触孔60的底部以及接触孔60的侧壁上进行钛制程，以形成阻挡层110，其中，上述钛的厚度为2～20nm；
112.基于上述阻挡层110采用化学气相沉积法在上述接触孔60的底部表面以及侧壁表面上沉积金属钨，得到一层钨薄膜，此薄膜作为种子层120，其中，上述钨薄膜的厚度为2～20nm；
113.采用电镀工艺，由下往上利用金属钨填满上述接触孔60，以形成导电钨塞。
114.实施例2
115.在硅衬底10上生长一层氮化硅作为第一绝缘层20，然后再生长一层氧化硅作为第二绝缘层30；
116.在与衬底10水平的截面上，选择第一孔段50和第二孔段40的最大截面尺寸之比为2的刻蚀比顺序刻蚀第二绝缘层30、第一绝缘层20以及衬底10，即氧化硅层、氮化硅层和衬底10，形成倒酒杯形状的接触孔60，该接触孔60的底部为一弧面，如图5所示，其中，接触孔
60底部和酒杯的高度比为2：1；
117.利用外延生长方法在接触孔60的底部弧面上生长一层高质量的硅，该硅的厚度为10～20nm，该外延生长的硅层的截面形状也为弧形；
118.采用物理气相沉积的溅射方式在外延生长的硅以及接触孔60的侧壁上沉积金属钴薄膜，钴薄膜的厚度为5～30nm；
119.对上述沉积形成的钴薄膜进行低温退火处理，采用温度为600～900℃，从而在接触孔60底部形成阻值更低的具有弧形截面的cosi2；弧形的底面接触面积会更大，导电接触性会更好；
120.选择性去除退火处理之后未被反应的金属钴薄膜；
121.采用化学气相沉积法在接触孔60的底部表面以及接触孔60的侧壁表面上进行钛制程，以形成阻挡层110，其中，上述钛的厚度为2～20nm；
122.基于上述阻挡层110采用化学气相沉积法在上述接触孔60的底端以及侧壁上沉积金属钨，得到一层钨薄膜，此薄膜作为种子层120，其中，上述钨薄膜的厚度为2～20nm；
123.采用电镀工艺，由下往上利用金属钨填满上述接触孔60，以形成导电钨塞。
124.从以上的描述中，可以看出，本公开上述的实施例实现了如下技术效果：
125.通过设置连通的第一孔段和第二孔段，以及将第一孔段贯穿至衬底，第二孔段位于第一孔段远离衬底的一侧，且第一孔段在衬底上具有第一正投影，第二孔段在衬底上具有第二正投影，第二正投影位于第一正投影中，从而使接触孔的底部能够具有相比于上部更大的容纳尺寸，使得在上述接触孔中形成的导电插塞能够与衬底具有较大的接触面积，进而降低了导电插塞的接触电阻。
126.以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。