竖直传导MOSFET器件及结构的制作方法

竖直传导mosfet器件及结构
技术领域
1.本公开涉及具有改进的栅极偏置结构的竖直导电碳化硅mosfet器件。


背景技术：

2.众所周知，具有宽带隙(例如高于1.1ev)、低导通电阻、高热导率、高工作频率和高载流子饱和速度的半导体材料，允许获得例如二极管和晶体管的电子器件，该电子器件具有与形成在硅衬底上的电子器件相比更好的性能。这特别适用于功率应用，例如在电压介于600v和1300v之间或在特定操作条件下(例如高温)下进行操作的器件中。
3.特别地，mosfet电子器件是从处于其以下多形体中的一种的碳化硅晶片开始形成：例如3c-sic、4h-sic和6h-sic，这提供了上述所列出的优点。特别地，在以下描述中，将参考4h-sic多型体，但是所述内容也适用于其他多型体，而不限制范围。


技术实现要素：

4.本公开克服了现有技术的缺点。
5.根据本公开，提供了一种竖直传导mosfet器件，包括：碳化硅的主体，具有第一面和第二面以及外围区域，主体包括：第一导电类型的第一电流传导区，从第二面在主体中延伸并且具有面向第一面的表面部分；第二导电类型的主体区，从第一面在主体中延伸；以及第一导电类型的第二电流传导区，从主体的第一面延伸到主体区的内部；绝缘栅极区，在主体的第一面上延伸，并且横向覆盖在主体区的、在第一电流传导区与第二电流传导区之间的一部分上，绝缘栅极区包括栅极导电区；以及表面边缘结构，在主体的外围区域中、在主体的第一面上延伸，表面边缘结构包括导电材料的环形连接区，其中栅极导电区和环形连接区各自包括硅层和覆盖在硅层上的金属硅化物层。
6.根据本公开，提供了一种结构，包括：第一导电类型的半导体主体，半导体主体具有第一表面和与第一表面相对的第二表面；第二导电类型的主体区从半导体主体的第一表面延伸到半导体主体中；第一导电类型的电流传导区，从半导体主体的第一表面延伸到主体区中；栅极区，在主体的第一表面上延伸并且横向地覆盖在主体区的、在半导体主体和电流传导区之间的一部分上；以及表面边缘结构，在所述栅极区外部、在所述第一表面的一部分上延伸，并且包括导电结构。
7.通过使用根据本公开的实施例，可以至少部分地解决或缓解上述问题的至少一部分，并且实现相应的技术效果。例如，能够有效地利用管芯的面积。
附图说明
8.为了更好地理解本公开内容，现在参考附图仅通过非限制性示例的方式描述其一些实施例，其中：
9.图1是沿图2的剖面线i-i截取的示例mosfet器件的一部分的横截面；
10.图2是图1的mosfet器件的俯视图；
11.图3是图1的mosfet器件沿图2的剖面线iii-iii截取的剖面图。
12.图4是图1的mosfet器件沿图2的iv-iv剖面线的剖面图；
13.图5是根据实施例的本mosfet器件的俯视图；
14.图6是图5的mosfet器件沿剖面线vi-vi截取的剖面图；
15.图7是根据另一实施例沿剖面线vi-vi截取的穿过图5的mosfet器件的截面图；
16.图8是图5的mosfet器件沿剖面线viii-viii截取的剖面图；
17.图9是图5的mosfet器件沿剖面线ix-ix截取的剖面图；
18.图10显示了图5的mosfet器件的栅极导电区的可能布局；
19.图11显示了图5的mosfet器件的栅极导电区的另一可能布局；
20.图12a-图12b是根据实施例的在图6的mosfet器件的后续制造步骤中穿过半导体晶片的横截面(取自与图6相同的剖面)；
21.图13a-图13c是根据不同实施例的在图6的mosfet器件的后续制造步骤中穿过半导体晶片的横截面(取自与图6相同的截面)；和
22.图14a和图14b是根据实施例的在图7的mosfet器件的后续制造步骤中穿过半导体晶片的横截面(取自与图7相同的截面)。
具体实施例
23.例如，图1是在笛卡尔参考系xyz中穿过已知竖直传导mosfet器件1的横截面，该参考系xyz包括第一轴x、第二轴y和第三轴z。
24.mosfet器件1由多个基本单元形成，这里仅示出了其中的两个，它们具有相同的结构，在同一管芯2中相邻布置并且并联连接在一起。因此，它们共享源极端子s、漏极端子d和栅极端子g。
25.管芯2包括，具有第一表面5a和第二表面5b的碳化硅衬底5。衬底5容纳漏极区7、多个主体区10和多个源极区15。
26.漏极区7(此处为n型)，在衬底5的第一和第二表面5a、5b之间延伸。诸如金属或硅化物的导电材料的漏极接触区9在衬底5的第二表面5b上延伸、与漏极区7直接电接触，并形成mosfet器件1的漏极端子d。
27.主体区10是p型的并且从第一表面5a在衬底5中彼此相隔一定距离地延伸。
28.漏极区7的表面部分24被包括在两个相邻的主体区10之间。
29.主体区10进一步沿着第二轴线y延伸并且在此在俯视图中具有条形。
30.源极区15各自从衬底5的第一表面5a在相应的主体区10内延伸并且是n型的。每个源极区15沿第一轴x的宽度小于相应主体区10的宽度，沿第三轴z的深度小于相应主体区10的深度。
31.每个源极区15与相邻的表面部分24一起横向界定相应主体区10的沟道部分25。
32.mosfet器件1还包括多个绝缘栅极区20。多个绝缘栅极区20分别由与衬底5的第一表面5a接触的栅极绝缘层21形成；栅极导电区22，通常为多晶硅，直接覆盖在栅极绝缘层21上；绝缘层23，包围并密封栅极导电区22以及栅极绝缘层21。
33.每个绝缘栅极区20的栅极绝缘层21在以下项上延伸：漏极区7的相应表面部分24上、在与相应表面部分24相邻的两个沟道区25上、以及部分地在与相应沟道区25相邻的两
个源极区15上。
34.栅极导电区22在此具有平行于第二轴y延伸的条带形状(也参见图2)并且彼此并联电连接并且电连接到mosfet器件1的栅极端子g，如下所述。
35.mosfet器件1还包括多个主体接触区30。
36.主体接触区30是p+型的并且每个从衬底5的第一表面5a延伸到相应的源极区15中、与相应的主体区10接触。在所示实施例中，每个源极区15容纳多于一个的主体接触区30。
37.主体接触区30沿第二轴线y彼此相距一定距离布置，沿第一轴线x彼此偏移，使得在图1的横截面中它们仅在两个源极区中可见15位于右侧和左侧，但不在中央源极区15中。
38.主体接触区30和源极区15与例如由金属制成的源极金属化区33直接电接触。
39.从图2可以特别注意到，源极金属化区33通常被分成两个部分(在图2中由33a和33b表示)布置成彼此相邻并且彼此相距一定距离，它们覆盖衬底5的第一表面5a的大部分。源极金属化区33的两个部分33a和33b也形成用于mosfet器件1的外部连接的焊盘并且形成mosfet器件1的源极端子s。
40.此外，如图2所示，两个辅助源极焊盘34和栅极焊盘35也在衬底5的第一表面5a上延伸。辅助源极焊盘34、栅极焊盘35和源极金属化区33形成在同一层中，因此具有相同高的厚度，从而为源极端子s提供所需的电流能力。
41.栅极焊盘35通过金属连接部分和电阻网络连接到栅极导电区22(在图2中以虚线表示)。
42.详细地，金属连接部分形成在与焊盘33、34和35相同的金属层中并且包括栅极金属环38a和栅极金属条或“指”38b。
43.在图2所示的实施例中，栅极焊盘35设置在靠近管芯2的一侧的中间位置；栅极金属指38b从栅极焊盘35向管芯2的相对侧延伸；并且栅极金属环38a向管芯2外围延伸、与栅极焊盘35电接触并且作为栅极焊盘35的延伸。
44.特别地，在图2的俯视图中，管芯2具有矩形形状，其具有第一侧2a；第二侧2b，与第一侧2a相对；第三侧2c；第四面2d，与第三侧2c相对，其中第三和第四面2c、2d平行于第一轴线x延伸，第一和第二面2a、2b平行于第二轴线y延伸。
45.在该几何形状中，栅极焊盘35布置在第一侧2a附近，栅极金属指38b平行于第一轴x从栅极焊盘35延伸到栅极金属环38a与第二侧2b相邻的部分，栅极导电区22平行于第二轴y延伸。
46.电阻网络包括连接到栅极导电区22和金属连接部分38b、38a的第一和第二连接部分36a、38b，如下文所述并且在图3和4中示出，其中为简单起见，未示出栅极绝缘层21。
47.特别地，图3示出了管芯2的外围边缘部分(由37表示)，例如邻近第四侧2d。
48.例如氧化硅的绝缘氧化物环形部分40a在衬底5的第一表面5a上方延伸并且被钝化层42覆盖，连接到绝缘层23。
49.定界区41(在此为p型)相对于衬底5具有相反导电性并且具有环形形状，在衬底5内延伸，大约在绝缘氧化物环形部分40a的内边缘下方。定界区41在衬底5中包围有源区域44(其界限由虚线a示意性地表示)；容纳mosfet器件1的导电区，包括源极区25和主体区10(在图3中不可见)。注入区43，这里是n
+
型和环形，形成沟道终止部，在绝缘氧化物环形部分
40a下方，靠近其外边缘和管芯2的侧面5a-5d，在距定界区41的距离d处延伸。
50.多晶硅的第一连接部分36a作为环在绝缘氧化物环形部分40a的内边缘之上并沿其延伸。第一连接部分36a在此与栅极导电区22直接电接触，没有中断，被获得在同一层中。
51.图3还示出了栅极金属环38a，其在绝缘氧化物环形部分40a上方延伸；栅极金属环38a穿过钝化层42并且在此与第一连接部分36a直接电接触。
52.图4显示了栅极金属指38b和栅极导电区22之间的连接。
53.详细地，由与绝缘氧化物环形部分40a相同的层形成的绝缘氧化物指状部分40b在主体5上平行于第一方向x延伸直到绝缘氧化物环形的侧表面，并且与绝缘氧化物环形部分40a的侧面接触，绝缘氧化物环形部分40a与管芯2的第一和第二侧2a、2b相邻。绝缘氧化物指状部分40b和绝缘氧化物环形部分40a形成边缘绝缘区40。
54.第二连接部分36b在绝缘氧化物指状部分40b上方延伸并且还在第一方向x上具有细长形状。但是，第二连接部36b的宽度(与第二方向y平行的方向)比绝缘氧化物指部40b的宽度(相同方向)大，因此也在绝缘氧化物指状部分40b延伸，其中它直接连接到栅极导电区22。此外，它在其纵向端部处直接连接到绝缘氧化物环形部分40a。
55.绝缘层23覆盖第二连接部36b并具有开口46，开口46平行于第一方向x延伸，大致遍及第二连接部36b的长度。栅极金属指38b延伸穿过开口46并且在此与第二连接部分36b直接电接触。
56.绝缘氧化物指状部分40b在其直接接触的定界区41的两个相对侧之间、在形成于主体5中并平行于第一方向x延伸的p型绝缘指状区域45上延伸。
57.绝缘氧化物指状部分40b覆盖在分隔两个有源区域44的无源区域47(也称为中心边缘区域)上。
58.在示例器件1中，栅极金属指38b和栅极金属环38a的目的是：降低由于连接部分36a、36b所形成的电阻网络的电阻率而导致的、栅极焊盘35和栅极导电区22之间的电压降。
59.然而，金属连接部分38a、38b的存在在某些应用中是不利的。
60.事实上，栅极金属指38b导致源极金属化被分成至少两个部分33a、33b(或者甚至更多，在由于它们的尺寸而具有多个栅极金属指38b的器件中)。这限制了mosfet器件1在具有烧结或焊接在管芯2上的夹子功率模块中的使用或需要特定的、昂贵的和/或笨重的解决方案用于接触源极金属化区33。
61.此外，管芯2的外围边缘部分37中栅极金属环38a的存在，在mosfet器件1的可靠性评估期间是关键的。特别地，验证高湿度环境中的开关行为的创新可靠性测试表明，栅极金属环38a是器件的弱点。
62.金属连接部分38a、38b由于它们的尺寸、并且由于要在源极金属化区33的部分33a、33b和栅极焊盘35之间提供的最小安全空间，而引起了不可忽略的阻碍。
63.例如，对于所示的配置，栅极金属环38a被设计为保持图3中沟道终止区43和定界区41之间的距离d。此外，如图4所示，有源区域44(中心边缘区域47和栅极金属指38b延伸的区域)之间的距离d'不能被用于mosfet器件1的导通，是面积的浪费。
64.图5-图9示出了具有竖直传导的碳化硅的mosfet器件50。
65.mosfet器件50形成在具有大致平行六面体形状的管芯52中，具有四个侧表面或侧面52a-52d和顶表面52e。特别地，在图5的俯视图中，管芯52具有第一侧52a；第二侧52b，与
第一侧52a相对；第三侧52c；与第三侧52c相对的第四侧52d，其中第三和第四侧52c、52d平行于笛卡尔参考系xyz的第一轴线x，并且第一和第二侧52a、52b平行于第二轴线笛卡尔参考系统xyz的y。
66.mosfet器件50包括彼此相邻并并联连接在一起的多个基本单元(图6和7中示出了两个)。因此，它们共享源极端子s、漏极端子d和栅极端子g。
67.如在图6和图7的横截面中可以看出，管芯52包括具有第一表面55a和第二表面55b的碳化硅衬底55。衬底55容纳漏极区57、多个主体区60和多个源极区65，类似于图1的相应同名区7、10和15，并且本文不再进一步描述。
68.诸如金属和/或硅化物的导电材料的漏极接触区59在衬底55的第二表面55b上延伸，与漏极区57直接电接触，并形成mosfet器件50的漏极端子d。
69.漏极区57的表面部分64被包括在两个相邻的主体区60之间。
70.每个源极区65与相邻的表面部分64一起横向界定相应主体区60的沟道部分75。
71.mosfet器件50还包括多个绝缘栅极区70。在一些实施例中，绝缘栅极区70均由栅极绝缘区71形成，该栅极绝缘区71与衬底55的第一表面55a接触；栅极导电区72，在一些实施例中，直接覆盖在栅极绝缘区71上；顶部绝缘层73包围并密封栅极导电区72以及栅极绝缘区71。
72.在一些实施例中，每个栅极导电区72在此由栅极半导体部分76(在一些实施例中为多晶硅)、以及直接覆盖在栅极半导体部分76上并与栅极半导体部分76直接电接触的栅极金属部分77形成。在一些实施例中，栅极金属部分77是金属硅化物，例如钨硅化物、钛硅化物、镍硅化物、钴硅化物或铂硅化物。
73.在图6的实施例中，栅极金属部分77具有与栅极半导体部分76相同的宽度(在第一轴x的方向上)；在图7的实施例中，栅极金属区(由77'表示)具有比栅极半导体部分76更小的横向尺寸，例如宽度。
74.每个绝缘栅极区70的栅极绝缘区71在以下项上延伸：漏极区57的相应表面部分64上方、在与相应表面部分64相邻的两个沟道区75上方以及在与相应沟道区75相邻的两个源极区65上方。
75.如下所述，栅极导电区72彼此并联电连接并且电连接到mosfet器件50的栅极端子g。
76.mosfet器件50还包括多个主体接触区80(以下也称为p阱区80)，类似于图1的主体接触区30。
77.p阱区80和源极区65与例如金属和/或金属硅化物的源极金属化区83直接电接触。
78.在一些实施例中，p阱区80与源极区65横向接触并且与主体60竖直接触。
79.从图5可以看出，源极金属化区83在此由占据了管芯50的顶表面52e的大部分的单个部分形成，并且还形成用于mosfet器件50的外部连接的焊盘。
80.此外，两个辅助源极焊盘84和栅极焊盘85在衬底55的第一表面55a上延伸。辅助源极焊盘84、栅极焊盘85和单源极金属化区83形成在同一层中，因此具有相同的高厚度，例如在1和10μm之间，以提供源极端子s所需的电流能力。
81.需要强调的是，如果需要，源极金属化区83可以由几个分离的部分而不是单个部分形成。在任何情况下，在mosfet器件50中，它们之间的距离不是关键的，不存在栅极金属
指(图1中的38b)，也不存在栅极金属环(图1中的38a)。
82.栅极焊盘85(这里布置在管芯52的第一侧52a附近、在中间位置)通过环形连接区86连接到栅极导电区72(在图5中以虚线表示)，环形连接区86在管芯52的周界附近延伸并且具有加宽部分，该加宽部分形成布置在栅极焊盘85下方的接触区域86a。环形连接区86与栅极导电区72是一体成型的、由相同的层形成，并且通过与形成栅极导电区72相同的工艺步骤获得，如下文详细描述。
83.环形连接区86在图8和图9的横截面中也是可见的，其中为简单起见，未示出栅极绝缘区71。
84.特别地，图8示出了管芯52的外围边缘部分(由87表示)，例如与第二侧52b邻近。
85.此处为氧化物的边缘绝缘区90在衬底55的第一表面55a上延伸。
86.边缘绝缘区90此处包括氧化物层96和覆盖在氧化物层96上的钝化层92。在管芯52的第三和第四侧52c、52d附近，钝化层92与绝缘栅极区70的顶部绝缘层73相接，在图8的横截面中，该顶部绝缘层73被开口中断，其中源极金属化83在开口延伸。
87.具有与衬底55相反的导电性的定界区91，在此为p型和环形，在边缘绝缘区90下方的衬底55中延伸、靠近但距边缘绝缘区90的内边缘一定距离。定界区91在衬底55中围绕有源区域94(其界限由虚线b示意性地表示)，容纳mosfet器件50的导电区，包括主体区60和源极区65。沟道终止区93，此处为n+型和环形，在边缘绝缘区90下方延伸，靠近管芯52的侧表面52a-52d，距定界区91距离d1，以平衡边缘区域中的可能性。
88.环形连接区86仅沿边缘绝缘区90的内边缘以环形方式延伸并且不具有在有源区域之间延伸的部分。
89.如上所述，环形连接区86与栅极导电区72单片地形成为两层的堆叠。
90.特别地，环形连接区86包括半导体连接部分88和金属连接部分89，金属连接部分89直接覆盖在半导体连接部分88上并且与半导体连接部分88直接电接触。
91.此外，半导体连接区88的材料与栅极半导体部分76(典型为多晶硅)相同，金属连接部分89的材料与栅极金属部分77相同(典型为金属硅化物，例如钨硅化物、钛硅化物、镍硅化物、钴硅化物或铂硅化物)。
92.形成栅极半导体部分76和环形连接区86的层堆叠形成栅极偏置层95。
93.从图8可以看出，环形连接区86仅在边缘绝缘区90上延伸到最小程度并且具有非常小的宽度，例如包括在10和50μm之间。此外，定界区91还具有小的宽度(在第一方向x上，在图8的横截面中)，例如包括在20和50μm之间。如此一来，外围边缘部分87的宽度变窄，针对相同尺寸的管芯2-52，也可以相应地增大有源区域94的尺寸。
94.此外，从图9中可以看出(与表示已知mosfet器件1的图4类似并与之比较)，在mosfet器件50的中心区域中，由于没有栅极金属化部分，因此没有无源边缘区域延伸.
95.因此，在mosfet器件50中，钝化层92/73完全覆盖了顶部环形连接区86的金属连接部分89，并且没有穿过钝化层92/73的开口或导电区，也没有在环形连接区86的顶表面和栅极金属化85之间提供直接电接触的表面金属部分。环形连接区86的偏置实际上仅发生在其与接触区域86a邻接的部分。
96.mosfet器件50因此具有宽的有源区域94并且因此有效地利用了管芯52的面积。
97.图10和图11显示了栅极偏置层95的两种可能布局。
98.特别地，图10示出了对应于图5所示的栅极偏置层95的布局，其中接触区域86a布置在外围。
99.可以注意到，环形连接区86具有第一和第二分支86b、86c，它们沿着主体52的两个相对侧并在其附近延伸(并且准确地，在图10所示的实施例中，沿着管芯52的第三和第四侧52c、52d)，以及栅极导电区72在环形连接区86的第一和第二分支86b、86c之间连续延伸。
100.图11显示了栅极偏置层的不同布局，这里用95'表示。
101.同样在这里，栅极导电区72在环形连接区86的第一和第二分支86b、86c之间连续延伸。布置在最中央的栅极导电区72具有加宽的中心部分，该中心部分为不同的栅极导电区72所共有并且形成接触区域86a'，栅极焊盘85在接触区域86a上延伸。
102.在这种情况下，环形连接区86的偏置仅通过将环形连接区86连接到接触区域86a'的栅极导电区72发生。
103.通常，对于mosfet器件50，可以根据应用和可能的客户期望以高自由度选择栅极焊盘85的位置以及因此的接触区域86a、86a'的位置。
104.图5、图6和图8-图11的mosfet器件52可以通过在限定栅极导电区72的栅极半导体部分76之前或之后沉积/形成硅化物层来制造。
105.例如，图12a示出了碳化硅晶片100(例如3c-sic、4h-sic或6h-sic类型)，用于在切割之后形成图6的管芯52。特别是，在图12a中，源极区65、主体区60和p阱区80已经形成在衬底55内，同样，各种边缘区域(包括图8的定界区91和沟道终止区93)，此处不可见。
106.在衬底55的第一表面55a上已经依次沉积了栅极绝缘层101、栅极导电层102和硅化物层103。
107.栅极绝缘层101例如是氧化硅，用于形成栅极绝缘区71。
108.栅极导电层102通常是多晶硅并且被设计成形成栅极导电区72的栅极半导体部分76和半导体连接部分88。
109.硅化物层103例如是硅化钨(wsi2)并且旨在形成栅极金属部分77和金属连接部分89(图6和图8)。
110.在稳定退火工艺之后，例如在包括在700℃和1000℃之间的温度下，硅化物层103、栅极导电层102和栅极绝缘层101以已知方式通过光刻图形工艺并使用相同的蚀刻掩模(图12b)来限定。
111.由此，形成栅极导电区72(图6和图12b)、环形连接区86(图8)和栅极绝缘区7。此外，栅极金属部分77和栅极半导体部分76彼此自对准，金属连接部分89和半导体连接部分88也是如此。
112.然后是形成顶部绝缘层73、钝化层92和金属化层83-85的通常步骤。
113.特别地，在形成钝化层92时，没有形成用于直接接触环形连接区86的开口。
114.图13a-图13c示出了图5、图6和图8-图11的mosfet器件50的制造工艺的不同实施例的步骤。
115.详细地，图13a示出了晶片100的一部分。在图13a的步骤中，源极区65、主体区60和p阱区80，以及各种边缘区域，已经在衬底55中形成。
116.此外，例如，栅极绝缘层101已经沉积在衬底55的第一表面55a上，并且栅极导电区72的栅极半导体部分76以及半导体连接部分88已经形成。通过沉积和光刻图形地限定多晶
硅层。
117.例如，氧化硅的牺牲层105沉积在栅极半导体部分76上和暴露的栅极绝缘层101上。
118.然后(图13b)，蚀刻牺牲层105以形成间隔物106(间隔物蚀刻)。为此，蚀刻是非掩模、干法、定向类型(等离子蚀刻)。由于蚀刻各向异性，牺牲层105的水平部分被去除，并且间隔物106形成在栅极半导体部分76的竖直壁上。在该步骤中，在源极区65上，未被栅极半导体部分76和间隔物106覆盖的栅极绝缘层101的部分也被去除，从而形成栅极绝缘区71。
119.在半导体连接部分88(图8)的侧表面上形成类似的间隔物(未示出)。
120.接下来(图13c)，通过溅射沉积金属层(例如钛或镍)并与栅极半导体部分76和(以未示出的方式)半导体连接部分88(图8)的多晶硅反应)。为此，在低温下进行第一退火，例如包括600℃和1000℃。
121.然后，去除(例如，在间隔物106上)未反应的金属材料，并在较高温度下进行第二次退火，例如包括在800℃和1100℃之间。
122.由此形成栅极导电区72的栅极金属部分77，以及环形连接区86(图8)的金属连接部分89。
123.因此，同样在这种情况下，栅极金属部分77与各个栅极半导体部分76自对准，并且金属连接部分89与半导体连接部分88自对准。
124.在该步骤中，可以在衬底55的暴露部分上形成薄硅化物层，特别是在源极区65和p阱区80上。根据具体工艺，这些部分可以通过适当的蚀刻去除或留下。
125.该工艺继续进行用于形成顶部绝缘层73、钝化层92和金属化层83-85的通常步骤。
126.图14a-图14b示出了用于制造图5、图7和图8-图11的mosfet器件50的工艺实施例的步骤。
127.特别地，图14a示出了在执行已经针对图13a描述的制造步骤之后的晶片100'。
128.特别地，在晶片100'中，源极区65、主体区60和p阱区80，以及各种边缘区域，已经在衬底55中形成。
129.栅极绝缘层101已经沉积在衬底55的第一表面55a上。
130.栅极导电区72的栅极半导体部分76以及半导体连接部分88(在图14a中不可见)已经例如通过沉积和光刻图形限定多晶硅层而形成。
131.牺牲层115，例如氧化硅，已经沉积在栅极半导体部分76和在此处暴露的栅极绝缘层101上。
132.然后(图14b)，在牺牲层115上形成栅极接触掩模(未示出)，并选择性地去除栅极半导体部分76和半导体连接部分88上的牺牲层115(图14b中不可见)。从而形成掩蔽部分115'，其覆盖栅极半导体部分76和半导体连接部分88的侧表面和纵向边缘、以及暴露的栅极绝缘层101。
133.然后，通过溅射沉积金属层(例如，钛、钴或铂)并使其与栅极半导体部分76和(以未示出的方式)半导体连接部分88的多晶硅反应(图8)。为此，在低温下进行第一退火，例如包括在600℃和1000℃之间。
134.然后，去除(在掩蔽部分115'上的)未反应的金属材料，并在较高温度下进行第二次退火，例如包括在800℃和1100℃之间。
135.由此形成栅极导电区72的栅极金属部分77，以及环形连接区86的金属连接部分89(图8)。
136.接下来，去除剩余的牺牲层105的未反应部分，并执行形成顶部绝缘层73、钝化层92和金属化层83-85的进一步步骤。
137.这样形成的mosfet器件50具有许多优点。
138.特别是，由于外围边缘区域的尺寸减小和内边缘区域的消除，它具有简化的结构，有源区域的增加。
139.mosfet器件50具有改进的栅极电阻rg，因为它没有由于金属连接部分而造成的面积浪费。
140.此外，mosfet器件50具有极好的鲁棒性并且还可以用于高电流和/或高电压应用中。例如，它能够在高达10kv的电压或高达500a的电流下工作。
141.mosfet器件50具有改进的可靠性，因为结构被简化并且栅极半导体部分76的多晶硅不需要特定的掺杂。因此，没有掺杂剂(典型地，磷)从栅极导电区72沉淀到栅极绝缘区域71中。以这种方式，后一区域，通常是氧化物，呈现出高可靠性。
142.由于在使用碳化硅衬底的mosfet器件中，所有的结、注入区和富集接触区在衬底55表面上形成层和区域之前被激活，因此该工艺在形成硅化物部分77、89之后具有低热预算；因此，这些部分具有极好的热稳定性。
143.此外，可以简化在mosfet器件50的组装和封装期间与源极金属化83接触的外部接触结构(夹子)，从而降低成本并提高电流传导可靠性。
144.最后，清楚的是，可以对mosfet器件以及在此描述和示出的制造工艺进行修改和变化，而不由此脱离如所附权利要求所限定的本公开的范围。
145.例如，在图12a-图12b的工艺的实施例中，硅化物层103可以通过使沉积在栅极导电层102上的金属层反应来获得。
146.竖直传导mosfet器件可以概括为包括：具有第一面和第二面以及外围区域的碳化硅的主体，该主体容纳：第一导电类型的第一电流传导区，从第二面在主体中延伸并且具有面向第一面的表面部分；具有第二导电类型的主体区，从第一面在主体中延伸；第一导电类型的第二电流传导区从主体的第一面延伸到主体区的内部，第二电流传导区与表面部分一起在主体区中界定沟道部分；绝缘栅极区，在主体的第一面上延伸并覆盖在沟道部分上，绝缘栅极区包括栅极导电区；以及表面边缘结构，在主体的外围区域中、在主体的第一面上延伸，表面边缘结构包括导电材料的环形连接区，其中栅极导电区和环形连接区由栅极偏置层形成，该栅极偏置层包括硅层和覆盖在硅层上的金属硅化物层。
147.硅层可以是多晶层。
148.金属硅化物层可以选自钨硅化物、钛硅化物、镍硅化物、钴硅化物或铂硅化物。
149.栅极导电区可以包括由硅层形成的栅极半导体部分和由金属硅化物层形成的栅极金属部分，环形连接区可以包括由硅层形成的半导体连接部分和由金属硅化物层形成的金属连接部分。
150.表面边缘结构可以包括钝化层，该钝化层完全覆盖环形连接区的金属连接部分。
151.栅极半导体部分可以具有第一宽度，栅极金属部分可以具有第二宽度，半导体连接部分可以具有第三宽度，金属连接部分可以具有第四宽度，其中第一宽度等于第二宽度
并且第三宽度可以等于第四宽度。
152.栅极半导体部分可以具有第一宽度，栅极金属部分可以具有第二宽度，半导体连接部分可以具有第三宽度，金属连接部分可以具有第四宽度，其中第一宽度可以大于第二宽度并且第三宽度可以大于第四宽度。
153.主体的第一面具有面积和中心部分，竖直传导mosfet器件还可以包括在主体的第一面上延伸、与第二电流传导区直接电接触的传导接触金属区，传导接触金属区可以包括单个接触部分，该单个接触部分覆盖第一面的面积的大部分并且在第一面的中心部分上方不中断地延伸。
154.主体可以具有两个相对侧表面，环形连接区可以具有在主体的相对侧表面附近延伸的第一分支和第二分支，并且栅极导电区可以在环形连接的第一分支和第二分支之间具有连续性地延伸。
155.制造根据前述的竖直传导mosfet器件的工艺，可以概括为包括：在碳化硅的主体中，形成第二导电类型的主体区，所述主体具有第一面和第二面以及外围区域并且容纳第一导电类型的第一电流传导区，所述第一电流传导区从第二面在主体中延伸并且具有面向第一面的表面部分，所述主体区从第二面在主体中延伸；在主体区中，形成从主体的第一面延伸的第一导电类型的第二电流传导区，第二电流传导区与表面部分一起在主体区中限定沟道部分；在主体的第一面上、在覆盖在沟道部分上的位置中形成绝缘栅极区，该绝缘栅极区包括栅极导电区；以及在主体的外围区域上形成在主体的第一面上延伸的表面边缘结构，该表面边缘结构包括导电材料的环形连接区，其中形成栅极导电区和形成环形连接区包括形成栅极偏置层，所述栅极偏置层包括硅层和覆盖在硅层上的金属硅化物层。
156.形成栅极偏置层可以包括：在主体的第一面上沉积硅层；在硅层上形成金属硅化物层；以及光刻图形地限定硅层和金属硅化物层，从而形成栅极导电区和环形连接区。
157.形成栅极偏置层可以包括：在主体的第一面上沉积硅层；光刻图形地限定硅层以形成栅极半导体部分和半导体连接部分，栅极半导体部分和半导体连接部分具有侧表面；在侧表面形成间隔物；沉积与栅极半导体部分和半导体连接部分直接接触的金属层；对金属层进行反应，得到与栅极半导体部分接触的栅极金属部分，以及与半导体连接部分接触的金属连接部分。
158.形成栅极偏置层可以包括：在主体的第一面上沉积硅层；光刻图形地限定硅层以形成栅极半导体部分和半导体连接部分，栅极半导体部分和半导体连接部分具有横向表面和纵向边缘；形成覆盖栅极半导体部分和半导体连接部分的侧表面和纵向边缘的掩蔽部分；沉积被掩蔽部分暴露的、与栅极半导体部分和半导体连接部分直接接触的金属反应层；使金属反应层反应，从而获得与栅极半导体部分接触的栅极金属部分，以及与半导体连接部分接触的金属连接部分。
159.使金属反应层反应可以包括：执行退火并且还可以包括去除金属反应层的未反应部分。
160.硅层为多晶硅，金属反应层可以选自钨、钛、镍、钴和铂。
161.环形连接区可以包括由硅层形成的半导体连接部、以及由金属硅化物层形成的金属连接部分，并且该工艺还可以包括沉积完全覆盖环形连接区的金属连接部分的钝化层。
162.可以组合上述各种实施例以提供进一步的实施例。如果需要，可以修改实施例的
方面以采用各种实施例的构思来提供另外的实施例。
163.可以根据以上详细描述对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的具体实施例，而应被解释为包括所有可能的实施例以及该等价物的全部范围。因此，权利要求不受本公开的限制。