具有可调整触发及保持电压的瞬时电压抑制器的制作方法

本发明有关于一种瞬时电压抑制器架构，特别是一种以低电路复杂度与电路布局面积，可同时实现具有可调整触发电压及可调整保持电压的瞬时电压抑制器。

背景技术：

1、已知瞬时电压抑制器或称为tvs(transient voltage suppressor)是一种设计可针对突然产生或瞬时的过压(overvoltage)情况作出实时反应的电子元件。其中，较常见的一种属tvs二极管或齐纳二极管，其旨在保护电子装置能够免于受到过压的影响。另一种较常见的即为金属氧化物变阻器(metal oxide varistor，mov)。

2、一般来说，相较于现有常见的其他过压保护元件(例如：变阻器或气体放电管)，当过压条件产生时，瞬时电压抑制器的操作特性要求它必须能够更快地响应于该过压情况。这使得瞬时电压抑制器元件对于防止瞬时产生且通常具有破坏性的电压脉冲更为有用，因为这些快速产生的过压脉冲通常可能由电路的内部或外部事件(例如：闪电或电弧)所引发而存在于其电路架构中。除此之外，瞬时电压抑制器的应用亦能够进一步地应用于电子电路中数据传输或信号线上的单向或双向静电防护(electrostatic discharge，esd)。举例来说，以金属氧化物变阻器为基础的tvs元件(mov-based tvs)能够用于保护家用电子产品、配电系统，亦可适用于优化工业级的配电干扰，从而节省系统操作的待机时间及可能产生的设备损坏问题。一般来说，当设备额定用于各种应用时，产生的瞬时过压的能量位准可以通过以焦耳测量的能量或与电流相关的等级来进行估算。其中，这些过压脉冲可以通过采用专门的电子仪器来进行测量，以通过这些仪器能显示持续几微秒或更短时间的数千伏振幅的电源扰动。

3、举例而言，请参阅图1所示，其为现有技术一美国公告号为us10,998,451的静电防护二极管架构，其中，如图1所示，该静电防护二极管700包含一pnpn的闸流晶体管(thyristor)结构，其由一p+第一接触区726、n型阴极区724、p-型阳极区722及n+基底区720所组成。同时，该静电防护二极管700亦包含一npn晶体管结构，其由该n+基底区720、p-型阳极区722与n型阴极区724所组成。然而，值得注意的是，当应用此静电防护二极管700于尺寸微缩化的电子设备中并预期得到较低的箝位电压时，该静电防护二极管的闸流晶体管结构或npn晶体管结构会产生有所谓的骤回(snapback)特性，当骤回效应发生时，这将使得该晶体管操作的保持电压(holding voltage)相对地低。除此之外，就制程条件上来说，us10,998,451所公开的静电防护二极管700，其中所采用半导体区域的掺杂浓度，不论是n型或p型离子的掺杂浓度，都必须拿捏地相当精准，这也大幅地使得该静电防护二极管的应用受限并且不便于实施。

4、另一方面而言，请参阅图2所示，其为现有技术一美国公告号为us10,930,637的瞬时电压抑制器架构，其中，如图2所示，该瞬时电压抑制器102的设置目的，旨在改良其pn接面的位置，并使其pn接面的位置能够被控制在元件表面以下，从而以此降低其晶体管的接面电容。然而，仍然引起关注的是，在此瞬时电压抑制器102的半导体结构中，必须采用到两个以上的磊晶层，包含一p型磊晶层(图中标示为p-epi)200与一n型磊晶层(图中标示为n-epi)220。可想而知的是，在此情况下，该瞬时电压抑制器的制作成本及其布局面积，肯定是相对地庞大。除了此点缺失之外，已知这种瞬时电压抑制器结构的崩溃电压及其元件增益，主要皆取决于其p型磊晶层(p-epi)200和n型磊晶层(n-epi)220的电阻值和厚度，而这在无形中也大幅增加了制作此种瞬时电压抑制器的制程复杂度(process complexity)。又更进一步来看，如众所周知的是，在这样的瞬时电压抑制器102的结构中，其内部电路的组成元件设计往往会因相互干扰，而使其很难达到精准地控制，在此情况下，通常会影响到其最终的电性特征，从而使其劣化，甚至失效。

5、有鉴于此，综上所述，基于考虑到上述所列的众多问题点，极需要采纳多方面的考虑。故，本发明的发明人有感于上述缺失的可改善，且依据多年来从事此方面的相关经验，经悉心观察与研究，并配合学理的运用，而提出一种设计新颖且有效改善上述缺失的本发明，其提供一种新颖且创新的瞬时电压抑制器架构，通过此种创新的瞬时电压抑制器架构，不仅可以解决前述现有技术所存在已久的缺失，同时，亦能实现瞬时电压抑制器的优化设计，其中，针对本技术的具体电路架构及实施方式，将提供详述于下。

技术实现思路

1、为解决现有技术存在的问题，本发明的一目的在于提供一种新颖且极具创新的电路架构，其为一瞬时电压抑制器。根据本发明所提出的瞬时电压抑制器架构，其可在不增加电路复杂度与布局面积的条件下，使该瞬时电压抑制器兼具有可调整的触发电压与可调整的保持电压。

2、本发明的又一目的在于提供一种瞬时电压抑制器架构，使得当一扫描电压由其正向端注入时，可形成一个具有浮接基极的双极性接面晶体管。另一方面，当扫描电压由其负向端注入时，则可形成一个具有浮接基极的硅控整流器。因此，通过采用在负向脉冲操作模式下所形成的具有浮接基极的硅控整流器，本发明能够实现具有较低的触发电压。并且，该所形成的具有浮接基极的硅控整流器，更具有一正向偏压二极管的电性特征，且不产生有已知的骤回效应。

3、再一方面而言，本发明的再一目的在于提供一种瞬时电压抑制器架构，使其元件的崩溃电压与电流增益能够简便地通过离子布植来进行调整。相较于现有技术必须通过改变掺杂离子的电阻率与掺杂层厚度等制程参数，本发明较佳地具有低复杂度与易于实施的优点。缘此，显见本发明的复杂度不仅能够有效地降低，同时亦达到能易于控制。

4、因此，在本技术案以下的段落中，进一步提供有多种不同的实施例和变化态样，兹详细地于下述的实施方式中进行说明，并由此等技术内容验证本发明所提供的瞬时电压抑制器的有效性。因此，由此可以显见，本发明成功地解决了现有技术存在已久的诸多缺失，同时亦维持有其电路上优异的电性特征。是以，可以进一步确信，本发明所提供的技术方案及其技术手段不仅在产业上具有高度的竞争力，亦可进一步广泛应用于相关ic及半导体产业中。

5、鉴于以上所揭本发明的诸多发明目的，为大幅改良现有技术的专利或论文所无法实现及应用的层面。缘此，基于实现上述所举的诸多发明目的，本发明旨在提供一种创新的电路架构，其为一种具有可调整触发及保持电压的瞬时电压抑制器。

6、该瞬时电压抑制器包括：一重掺杂基底、一轻掺杂磊晶层、一第一井型区、一第二井型区、一第三井型区以及两个沟槽。其中，重掺杂基底具有一第一导电型态，且重掺杂基底电性耦接于一第一节点。轻掺杂磊晶层具有相对于前述第一导电型态的第二导电型态，并且，轻掺杂磊晶层形成于该重掺杂基底之上。

7、第一井型区具有第一导电型态，第二井型区具有第二导电型态，第三井型区具有第一导电型态，并且，所述的第一井型区、第二井型区、第三井型区设置并形成于所述的轻掺杂磊晶层中。除此之外，第一井型区中还设置有具有第二导电型态的一第一重掺杂区；第二井型区中还设置有具有第一导电型态的一第二重掺杂区；第三井型区中还设置有具有第二导电型态的一第三重掺杂区，并且，所述的第一重掺杂区、第二重掺杂区及第三重掺杂区共同电性耦接于一第二节点。

8、根据本发明的实施例，所述的两个沟槽相对各自形成于该重掺杂基底中，并且，每一该沟槽的深度不少于该轻掺杂磊晶层。其中，每一该沟槽相对设置于所述第一井型区与所述第三井型区的外侧，从而提供电性绝缘。

9、根据本发明的一较佳实施例，其中，当所述的第一导电型态为n型半导体型，且所述的第二导电型态为p型半导体型时，则本发明所采用的第一节点电性耦接至一输入输出接点，而第二节点电性耦接至一接地端。

10、因此，依据此较佳实施例，当一扫描电压经由该输入输出接点输入时，一双极性接面晶体管被形成，且该双极性接面晶体管具有一浮接基极。根据本发明所提供的技术方案，该具有浮接基极的双极性接面晶体管由所述的重掺杂基底、轻掺杂磊晶层、第二井型区与第二重掺杂区所组成。其中，其浮接基极由所述的轻掺杂磊晶层(例如：一p型轻掺杂磊晶层)与第二井型区(例如：一p型井型区)所组成。

11、另一方面而言，当一扫描电压经由所述的接地端输入时，则一硅控整流器被形成，且该硅控整流器具有一浮接基极。根据本发明所提供的技术方案，该具有浮接基极的硅控整流器由所述的第一重掺杂区、第三重掺杂区、所述的第一井型区、第三井型区、所述的轻掺杂磊晶层及重掺杂基底所组成。其中，该硅控整流器的该浮接基极则由该第一井型区(例如：一n型井型区)、该第三井型区(例如：一n型井型区)及该轻掺杂磊晶层(例如：一p型轻掺杂磊晶层)所组成。

12、除此之外，在本发明的一可选的替代实施例中，所揭的具有可调整触发及保持电压的瞬时电压抑制器，还可进一步地包括一全面性离子植入层，其中，该全面性离子植入层设置于重掺杂基底与轻掺杂磊晶层之间。全面性离子植入层可选择性地具有所述的第一导电型态或者第二导电型态。在此替代实施例中，所述的每一该沟槽的深度不少于此全面性离子植入层。通过控制轻掺杂磊晶层与全面性离子植入层(p型或n型)的电阻值，本发明可实现使得所形成具有浮接基极的双极性接面晶体管具有较宽范围的崩溃电压。

13、又另一方面而言，在本发明的一可选的替代实施例中，所揭的具有可调整触发及保持电压的瞬时电压抑制器，也可进一步地包括一第一轻掺杂植入层，所述的第一轻掺杂植入层具有第一导电型态，并且，具有该第一导电型态的第一轻掺杂植入层形成于该第二井型区中，并环绕设置于该具有第一导电型态的第二重掺杂区的外围。

14、依据此实施例，当所揭的具有可调整触发及保持电压的瞬时电压抑制器包括有一第一轻掺杂植入层时，则亦可进一步地还包括一第二轻掺杂植入层，其中，所述的第二轻掺杂植入层具有第二导电型态，并且，具有该第二导电型态的第二轻掺杂植入层埋设于具有该第二导电型态的第二井型区中，并位于前述的具有该第一导电型态的第一轻掺杂植入层的下方。

15、又再一方面而言，在本发明的另一可选的替代实施例中，所揭的具有可调整触发及保持电压的瞬时电压抑制器，也可以是进一步地包括两个第一轻掺杂植入层，所述的两个第一轻掺杂植入层具有第一导电型态，并且，具有该第一导电型态的两个第一轻掺杂植入层形成于具有该第二导电型态的第二井型区中，其中，每一该第一轻掺杂植入层设置于所述具有该第一导电型态的第二重掺杂区的转角处。

16、依据此实施例，当所揭的具有可调整触发及保持电压的瞬时电压抑制器包括有两个具有该第一导电型态的第一轻掺杂植入层，其中每个具有该第一导电型态的第一轻掺杂植入层各自分别设置于具有该第一导电型态的第二重掺杂区的转角处时，则亦可进一步地还包括一第二轻掺杂植入层，其中，所述的第二轻掺杂植入层具有第二导电型态，并且，具有该第二导电型态的第二轻掺杂植入层埋设于第二井型区中，并位于所述的两个第一轻掺杂植入层之间。

17、则依据此等可选的实施例，通过调整具有该第二导电型态的轻掺杂磊晶层(例如：一p型轻掺杂磊晶层)、具有该第二导电型态的第二井型区(例如：一p型井型区)、具有该第一导电型态的第一轻掺杂植入层(例如：一n型轻掺杂植入层，“nesd”层)、具有该第二导电型态的第二轻掺杂植入层(例如：一p型轻掺杂植入层，“pesd”层)的厚度与电阻值，本发明可有效地调整所形成具有浮接基极的双极性接面晶体管的电流增益。

18、除此之外，又另一方面来说，根据本发明的又一可选的替代实施例中，所揭的具有可调整触发及保持电压的瞬时电压抑制器，也可以是包括具有该第一导电型态的第四重掺杂区、具有该第一导电型态的第五重掺杂区、具有该第二导电型态的第六重掺杂区以及具有该第二导电型态的第七重掺杂区。其中，所述的具有该第一导电型态的第四重掺杂区设置于该第一井型区中，所述的具有该第一导电型态的第五重掺杂区设置于该第三井型区中，并且，具有该第一导电型态的第四重掺杂区电性耦接具有该第二导电型态的第六重掺杂区，具有该第一导电型态的第五重掺杂区电性耦接具有该第二导电型态的第七重掺杂区。在一可行的实施态样中，具有该第二导电型态的第六重掺杂区与具有该第二导电型态的第七重掺杂区可以设置于具有该第二导电型态的第二井型区中。

19、不过，本发明并不以此布局为其限制。在另一可行的实施态样中，本发明所公开的具有可调整触发及保持电压的瞬时电压抑制器，也可以是包括具有该第一导电型态的第四重掺杂区、具有该第一导电型态的第五重掺杂区、具有该第二导电型态的第六重掺杂区以及具有该第二导电型态的第七重掺杂区。其中，所述的具有该第一导电型态的第四重掺杂区设置于该第一井型区中，所述的具有该第一导电型态的第五重掺杂区设置于该第三井型区中，并且，具有该第一导电型态的第四重掺杂区电性耦接具有该第二导电型态的第六重掺杂区，具有该第一导电型态的第五重掺杂区电性耦接具有该第二导电型态的第七重掺杂区。在此另一可行的实施态样中，具有该第二导电型态的第六重掺杂区与具有该第二导电型态的第七重掺杂区是可以设置于轻掺杂磊晶层中，而无须如前一实施态样中设置于具有该第二导电型态的第二井型区中，则同样可用以实施本发明的发明目的。

20、更进一步来说，又再一方面而言，根据本发明的再一可选的替代实施例中，则所公开的具有可调整触发及保持电压的瞬时电压抑制器，也可以是包括具有该第一导电型态的第四重掺杂区、具有该第一导电型态的第五重掺杂区、具有该第二导电型态的第六轻掺杂植入层以及具有该第二导电型态的第七轻掺杂植入层。其中，所述的第四重掺杂区设置于第一重掺杂区与第二重掺杂区之间，第五重掺杂区设置于第三重掺杂区与第二重掺杂区之间。在此实施态样中，具有该第二导电型态的第六轻掺杂植入层设置于轻掺杂磊晶层中，并且，具有该第二导电型态的第六轻掺杂植入层与所述的具有该第一导电型态的第一井型区环绕设置于具有该第一导电型态的第四重掺杂区的外围。同时，具有该第二导电型态的第七轻掺杂植入层设置于轻掺杂磊晶层中，并且，具有该第二导电型态的第七轻掺杂植入层与所述的具有该第一导电型态的第三井型区环绕设置于具有该第一导电型态的第五重掺杂区的外围。

21、由上揭的数种可选的替代实施例中，可以确信的是，通过采用所述的第四重掺杂区、第五重掺杂区、第六重掺杂区、第七重掺杂区以及所述的第六轻掺杂植入层与第七轻掺杂植入层，本发明所提供的瞬时电压抑制器能够以此进一步地具有复数个触发节点，通过此结构配置，从而可使本发明所提供的瞬时电压抑制器，其触发电压(vt)为可调整与可控制的，并使其不受到所述具有该第一导电型态的第一井型区与具有该第一导电型态的第三井型区(例如：一n型井型区)中的离子掺杂浓度所影响。

22、值得说明的是，根据本技术人上述所提供的多个实施例及其可选的替代实施态样，本发明并不以所揭的实施态样为其限制。换句话说，对于本领域的技术人员和对本发明具有通常知识和技术背景的人士而言，在不同的电路需求下进行修改或修饰而不脱离本发明的范围，其经修饰后的实施例及/或电路实施方式仍应落入本发明的权利要求范围内。

23、大抵而言，对于本领域具备通常知识的技术人士与具有公知常识的技术人员，其能够在不脱离本发明的精神的情况下，对本发明所公开的技术内容进行适当的修饰或变化。然而，本发明当然不受这些实施例中所公开的某些有限配置和/或导电类型的限制。缘此，可以确立的是，该等经修饰或变化的实施态样仍应落入本发明的保护范围之内，并且通过本发明涵盖该等修饰或变化的实施态样。

24、有鉴于上述技术方案，本发明旨在提供具有可调整触发电压及可调整保持电压的瞬时电压抑制器架构，依据本发明所提供的电路，不仅可有效解决现有技术尚存的缺失，当操作在正向脉冲的操作模式(扫描电压由n型重掺杂基底注入输入输出接点)并形成具有浮接基极的双极性接面晶体管时，亦能同时实现具有较宽范围的崩溃电压。

25、另一方面而言，当扫描电压由第一重掺杂区(例如：一p型重掺杂区)、第二重掺杂区(例如：一n型重掺杂区)与第三重掺杂区(例如：一p型重掺杂区)注入接地端，并形成具有浮接基极的硅控整流器时，则在此负向脉冲的操作模式下(扫描电压由该p型重掺杂区、n型重掺杂区、p型重掺杂区注入接地端)，此时所形成具有浮接基极的硅控整流器其电性特征可表现为一正向偏压二极管，且不产生有骤回效应。

26、除此之外，基于本发明所提出的瞬时电压抑制器，具有电路复杂度相对较低的优势，因此，相较于现有技术不仅实富有创造性，并且亦为高度有效的。

27、综上所述，基于本发明所提供的技术方案，可以显见本发明是经过确实且精密的设计，而公开了一种亟具创新与改良的瞬时电压抑制器。通过采用本发明所公开的电路架构及其操作模式，能够显见，本发明是具有诸多优势，因此，可以确信的是，本发明所公开的技术方案为有益的，并且，与现有技术相比，亦极其利于改良其现有缺失。

28、以下，进一步通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。