封装结构及其形成方法与流程

本技术涉及半导体封装领域，尤其涉及一种封装结构及其形成方法。

背景技术：

1、引线框架作为半导体封装的一部分，在半导体封装中用于支撑封装芯片，并用于封装芯片与外部器件的连接。

2、现有的引线框架一般包括基岛和位于基岛周围的若干分立的引脚。将引线框架用于封装时，在基岛的表面上贴装半导体芯片，形成若干第一焊线将半导体芯片的部分焊盘与相应的引脚电连接，形成若干第二焊线将半导体芯片的其他部分焊盘与基岛电连接(通过基岛使得封装结构接地)。为了满足更好的可靠性等电性需求，要求封装结构的封装集成度越来越高，封装尺寸也越来越小，而由于现有的封装结构中第一焊线和第二焊线均需要一定的焊线空间(或布线空间)，使得封装尺寸难以进一步减小，且难以满足不同的电性需求。

技术实现思路

1、本技术要解决的问题提供一种封装结构及其形成方法，减小封装结构的封装尺寸，以满足不同的电性需求。

2、为解决上述问题，本技术一实施例首先提供了一种封装结构，包括：

3、基岛和位于所述基岛周围的若干分立的引脚；

4、半导体芯片，所述半导体芯片包括相对的背面和有源面，所述有源面上具有若干焊盘，所述半导体芯片的背面朝下贴装在所述基岛顶部表面；

5、连接桥，所述连接桥贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接，且部分所述连接桥横跨在所述半导体芯片上方；

6、若干第一焊线，将半导体芯片上一部分所述焊盘与所述连接桥电连接；

7、若干第二焊线，将半导体芯片的另一部分所述焊盘与相应的所述引脚电连接。

8、在可选的一实施例中，所述连接桥的材料为金属或合金；所述连接桥包括桥体和位于桥体两端且凸出于桥体下表面的桥墩，所述桥墩的底端贴装在所述基岛顶部表面；所述桥墩通过导电胶贴装在所述基岛顶部表面。

9、在可选的一实施例中，所述半导体芯片的尺寸小于所述基岛的尺寸，所述连接桥的桥墩贴装在半导体芯片两侧的基岛顶部表面。

10、在可选的一实施例中，所述基岛包括本体和与本体的四个顶角连接的连接筋，所述半导体芯片贴装在所述本体表面，所述连接桥的桥墩贴装在两个相对的连接筋表面。

11、在可选的一实施例中，还包括：包覆所述半导体芯片、连接桥、第一焊线、第二焊线、引脚和基岛的塑封层，所述塑封层暴露出所述引脚和所述基岛的底部表面。

12、在可选的一实施例中，还包括：所述连接桥的部分上表面还具有绝缘层和位于绝缘层上的转接金属层；第三焊线和第四焊线，所述第三焊线将所述半导体芯片上的位于所述连接桥一侧的部分所述焊盘与所述转接金属层电连接，所述第四焊线将所述转接金属层与位于所述连接桥另一侧的相应的所述引脚电连接。

13、本技术另一实施例还提供了一种封装结构，包括：

14、基岛和位于所述基岛周围的若干分立的引脚；

15、半导体芯片，所述半导体芯片包括相对的背面和有源面，所述有源面上具有若干焊盘，所述半导体芯片的背面朝下贴装在所述基岛顶部表面；

16、连接桥，所述连接桥包括桥体、位于桥体两端且凸出于桥体下表面的桥墩以及位于所述桥墩之间且凸出于所述桥体下表面的若干连接墩，所述连接桥的桥体的横跨在所述半导体芯片上方，所述连接桥的桥墩贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接，所述连接桥的连接墩贴装在所述半导体芯片的一部分所述焊盘表面并与相应的焊盘电连接；

17、若干焊线，将半导体芯片的另一部分所述焊盘与相应的所述引脚电连接。

18、在可选的一实施例中，所述连接桥的材料为金属或合金，所述桥墩的高度大于或等于所述连接墩和半导体芯片的高度之和；所述桥墩通过第一导电胶贴装在所述基岛顶部表面，所述连接墩通过第二导电胶贴装在相应的焊盘表面。

19、在可选的一实施例中，所述半导体芯片的尺寸小于所述基岛的尺寸，所述连接桥的桥墩贴装在半导体芯片两侧的基岛顶部表面。

20、在可选的一实施例中，所述基岛包括本体和与本体的四个顶角连接的连接筋，所述半导体芯片贴装在所述本体表面，所述连接桥的桥墩贴装在两个相对的连接筋表面。

21、在可选的一实施例中，还包括：包覆所述半导体芯片、连接桥、焊线、引脚和基岛的塑封层，所述塑封层暴露出所述引脚和所述基岛的底部表面。

22、在可选的一实施例中，所述连接桥的部分上表面还具有绝缘层和位于绝缘层上的转接金属层；还包括：形成第三焊线和第四焊线，所述第三焊线将所述半导体芯片上的位于所述连接桥一侧的部分所述焊盘与所述转接金属层电连接，所述第四焊线将所述转接金属层与位于所述连接桥另一侧的相应的所述引脚电连接。

23、本技术又一实施例还提供了一种封装结构的形成方法，包括：

24、提供引线框架，所述引线框架包括行列排布的若干封装区和将相邻封装区连接的中筋，每一个所述封装区包括基岛和位于所述基岛周围的若干分立的引脚；

25、提供半导体芯片，所述半导体芯片包括相对的背面和有源面，所述有源面上具有若干焊盘，将所述半导体芯片的背面朝下贴装在所述基岛顶部表面；

26、提供连接桥，将所述连接桥贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接，且部分所述连接桥横跨在所述半导体芯片上方；

27、形成若干第一焊线，将半导体芯片上一部分所述焊盘与所述连接桥电连接；

28、形成若干第二焊线，将半导体芯片的另一部分所述焊盘与相应的引脚电连接。

29、在可选的一实施例中，所述连接桥包括桥体和位于桥体两端且凸出于桥体下表面的桥墩，将所述桥墩的底端通过导电胶贴装在所述基岛顶部表面。

30、在可选的一实施例中，所述半导体芯片的尺寸小于所述基岛的尺寸，将所述连接桥的桥墩贴装在半导体芯片两侧的基岛顶部表面。

31、在可选的一实施例中，所述基岛包括本体和与本体的四个顶角连接的连接筋，将所述半导体芯片贴装在所述本体表面，将所述连接桥的桥墩贴装在两个相对的连接筋表面。

32、在可选的一实施例中，还包括：形成包覆每一个所述封装区的所述半导体芯片、连接桥、第一焊线、第二焊线、引脚和基岛的塑封层，所述塑封层暴露出所述引脚和所述基岛的底部表面；切除所述引线框架中的中筋，形成若干分立的封装结构。

33、在可选的一实施例中，所述连接桥的部分上表面还具有绝缘层和位于绝缘层上的转接金属层；还包括：形成第三焊线和第四焊线，所述第三焊线将所述半导体芯片上的位于所述连接桥一侧的部分所述焊盘与所述转接金属层电连接，所述第四焊线将所述转接金属层与位于所述连接桥另一侧的相应的所述引脚电连接。

34、本技术又一实施例还提供了一种封装结构的形成方法，包括：

35、提供引线框架，所述引线框架包括行列排布的若干封装区和将相邻封装区连接的中筋，每一个所述封装区包括基岛和位于所述基岛周围的若干分立的引脚；

36、提供半导体芯片，所述半导体芯片包括相对的背面和有源面，所述有源面上具有若干焊盘，将所述半导体芯片的背面朝下贴装在所述基岛顶部表面；

37、提供连接桥，所述连接桥包括桥体、位于桥体两端且凸出于桥体下表面的桥墩以及位于所述桥墩之间且凸出于所述桥体下表面的若干连接墩，将所述连接桥的桥墩贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接，将所述连接桥的连接墩贴装在所述半导体芯片的一部分所述焊盘表面并与相应的焊盘电连接，且所述连接桥的桥体的横跨在所述半导体芯片上方；

38、形成焊线，将半导体芯片的另一部分所述焊盘与相应的所述引脚电连接。

39、在可选的一实施例中，所述连接桥的材料为金属或合金，所述桥墩的高度大于或等于所述连接墩和半导体芯片的高度之和；所述桥墩通过第一导电胶贴装在所述基岛顶部表面，所述连接墩通过第二导电胶贴装在相应的焊盘表面。

40、在可选的一实施例中，还包括：形成包覆每一个所述封装区的所述半导体芯片、连接桥、焊线、引脚和基岛的塑封层，所述塑封层暴露出所述引脚和所述基岛的底部表面；切除所述引线框架中的中筋，形成若干分立的封装结构。

41、本技术的技术方案的优点在于：

42、本技术前述封装结构及其形成方法，在一实施例中，所述封装结构包括，基岛和位于所述基岛周围的若干分立的引脚；半导体芯片，所述半导体芯片包括相对的背面和有源面，所述有源面上具有若干焊盘，所述半导体芯片的背面朝下贴装在所述基岛顶部表面；连接桥，所述连接桥贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接，且部分所述连接桥横跨在所述半导体芯片上方；若干第一焊线，将半导体芯片上一部分所述焊盘与所述连接桥电连接；若干第二焊线，将半导体芯片的另一部分所述焊盘与相应的引脚电连接。本技术中，所述连接桥贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接，且所述连接桥横跨在所述半导体芯片上方，所述半导体芯片上的部分焊盘通过第一焊线与连接桥电连接，即通过部分所述焊盘，第一焊线，连接桥以及基岛可以使得半导体芯片中集成电路的部分端口可以接地，以满足电路性能的需求。由于连接桥是横跨在半导体芯片上方(连接桥远离引脚所在的位置)，使得第一焊线与连接桥电连接时，第一焊线不会占用第二焊线的焊线空间(或布线空间)(第二焊线用于半导体芯片上的另一部分(或其他)焊盘与相应的引脚电连接)，从而使得第二焊线相对于现有的封装结构占据的焊线空间(或布线空间)可以相应的减小，从而可以减小封装结构的封装尺寸，实现封装结构的小型化，以满足特制的高可靠性封装产品。并且，充足的焊线空间(或布线空间)，对第二焊线可以进行优化调整，规避了因焊线交叉，焊线过长引起的焊线短路等风险。

43、进一步，在一实施例中，所述基岛包括本体和与本体的四个顶角连接的连接筋，所述连接筋的未与所述本体连接的一端与所述中筋连接，所述半导体芯片贴装在所述本体表面，所述连接桥的桥墩贴装在两个相对的连接筋表面。这种方式贴装连接桥时，不会占据基岛的本体表面额外的空间，适用于贴装半导体芯片后基岛的本体剩余尺寸较小的情况，有利于进一步减小封装结构的封装尺寸。

44、进一步，在一实施例中，所述连接桥除了包括桥体和桥墩外，还包括位于所述桥墩之间且凸出于所述桥体下表面的若干连接墩，所述连接桥的桥墩贴装在半导体芯片外围的基岛顶部表面并与所述基岛电连接时，所述连接桥的连接墩贴装在所述半导体芯片上的一部分所述焊盘表面并与相应的焊盘电连接，即所述连接桥与半导体芯片上部分焊盘的电连接直接通过连接墩就可以实现，无需像前述实施例中在连接桥一侧或两侧形成将连接桥和相应的焊盘线连接的第一焊线，能进一步减小占据的焊线空间(或布线空间)，从而使得焊线相对于现有的封装结构占据的焊线空间(或布线空间)可以进一步的减小，从而可以进一步减小封装结构的封装尺寸。并且，更充足的焊线空间(或布线空间)，对第二焊线可以进行进一步优化调整，更好的规避了因焊线交叉，焊线过长引起的焊线短路等风险。