>[0030]可选地，所述沟道区、源区和漏区均为Si外延填充层，所述Si外延填充层为单晶硅。
[0031]如上所述，本发明的一种鳍式场效应晶体管及其制备方法，具有以下有益效果:本发明通过刻蚀多晶硅栅极层形成多个条状的小面积的沟槽，以将多晶硅栅极层分割为相互隔离的多晶硅栅，而后外延填充各该沟槽形成沟道区，形成本发明沿沟道宽度方向交替间隔的栅区域和沟道区，同时，使本发明存在四个沟道分别形成于沟道区与栅区域接触的侧面、以及Si衬底与栅区域接触的上表面。
[0032]—方面，与传统的单沟道MOS器件相比较本发明的结构存在沟道更多，从而提高了工作电流，另一方面，本发明的沟道个数大于传统FinFET结构的三沟道或现有技术中改进的FinFET结构的两沟道，保证了本发明足够的工作电流；进一步，本发明并没有形成在沟道区顶面上的栅极，避免现有技术中顶部栅极与沟道区顶面接触的棱边处造成尖端放电而引发漏电流；同时，与传统的FinFET的制备工艺相比较，本发明的制备工艺完全与传统的平面Si工艺兼容，使本发明的工艺难度降低，节约制作成本；进一步，由于本发明的工艺难度降低，使工艺可控性增强，降低了器件的偏差，有利于器件尺寸减小和器件集成度的提高；而且，由于本发明的结构为与传统的平面Si工艺兼容的刻蚀和外延形成的，因此本发明的结构排列规则，提高了沟道区均匀性，从而保证了本发明的载流子迁移率的提高。
【附图说明】
[0033]图1A至图1C显示为本发明一种鳍式场效应晶体管的制备方法的在步骤I)中获得的结构示意图，其中，图1A为俯视图且未显示位于多晶硅栅层上的阻挡层，图1B为图1A沿B-B向的剖视图且显示了位于多晶硅栅层上的阻挡层，图1C为图1A沿C-C向的剖视图且显示了位于多晶硅栅层上的阻挡层。
[0034]图2A至图2C显示为本发明一种鳍式场效应晶体管的制备方法的在步骤2)中获得的结构示意图，其中，图2A为俯视图且未显示位于多晶硅栅上的阻挡层，图2B为图2A沿B-B向的剖视图且显示了位于多晶硅栅上的阻挡层，图2C为图2A沿C-C向的剖视图且显示了位于多晶硅栅上的阻挡层。
[0035]图3A至图3B显示为本发明一种鳍式场效应晶体管的制备方法的在步骤3)中获得的结构示意图，其中，图3A为俯视图且未显示位于多晶硅栅上的阻挡层，图3B为图3A沿B-B向的剖视图且显示了位于多晶硅栅上的阻挡层。
[0036]图4A至图4C显示为本发明一种鳍式场效应晶体管的制备方法的在步骤4)中获得的结构示意图，其中，图4A为俯视图且未显示位于多晶硅栅上的阻挡层，图4B为图4A沿B-B向的剖视图且显示了位于多晶硅栅上的阻挡层，图4C为图4A沿C-C向的剖视图且显示了位于多晶硅栅上的阻挡层。
[0037]图5A至图5C显示为本发明一种鳍式场效应晶体管的制备方法的在步骤5)中获得的结构示意图，同时，图5A至图5C也为本发明一种鳍式场效应晶体管的结构示意图，其中，图5A为俯视图且未显示位于多晶硅栅上的阻挡层，图5B为图5A沿B-B向的剖视图且显示了位于多晶硅栅上的阻挡层，图5C为图5A沿C-C向的剖视图且显示了位于多晶硅栅上的阻挡层。
[0038]图6显示为本发明一种鳍式场效应晶体管的制备方法的各步骤的流程图。
[0039]图7显示为现有技术中传统FinFET的结构示意图。
[0040]元件标号说明
[0041]ISi 衬底
[0042]21第一栅介质层
[0043]22第二栅介质层
[0044]30多晶硅栅层
[0045]3多晶硅栅
[0046]4阻挡层
[0047]5侧墙结构
[0048]6沟槽
[0049]71、2’沟道区
[0050]72、31’源区
[0051]73、32’漏区
[0052]SI ?S5步骤
[0053]11’第一栅极
[0054]12’第二栅极
[0055]13’第三栅极
[0056]111’连接处
【具体实施方式】
[0057]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0058]请参阅图1A至图6。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0059]由于传统的FinFET为3D架构，在制备过程中，则需要先将衬底刻蚀并去除大面积的衬底，只保留一条条的凸起结构作为沟道区，而后再进行栅极区域的沉积及刻蚀等步骤。由于沟道区为凸起的3D结构，为非平面的结构，从而，这种传统FinFET的制备工艺与传统的平面Si工艺并不兼容。利用现有平面工艺制备该3D架构的FinFET时，由于为非平面的结构，因此工艺难度很大，3D条状凸起结构的沟道区容易出现刻蚀后保留结构不完整或条状结构倒塌等变形情况发生，同时被刻蚀的部分容易深浅不一，造成Fin沟道区的高度不同，导致工艺制备不易控制，引发器件平整度很难保证且器件均匀性不好等问题，最终影响后续步骤中侧墙结构制备和栅极区域制备，造成工艺失效，降低器件的匹配性及成品率。
[0060]在现有技术中，传统的FinFET由于存在位于沟道区顶部的第一栅极11’，使其可靠性反而降低。在图7中，第一栅极11’与第二栅极12’和第三栅极13’的连接处111’容易产生相当于尖端放电的漏电流增大了器件的漏电流，反而使传统的FinFET的可靠性降低很多。
[0061]进一步，现有技术中存在改进的FinFET结构(未图示)，具体为仅去除图7中传统的FinFET中位于沟道区2’顶部的第一栅极11’，其余保持与图7相同。虽然这种改进的FinFET结构中，去除第一栅极11’以避免上述漏电流的发生，但是，其只保留位于沟道区2’两侧的第二栅极12’和第三栅极13’，不仅损失了一个栅极，而且损失了由该栅极控制的沟道反型层，从而改进的FinFET结构相较于传统FinFET而言反而降低了工作电流。
[0062]有鉴于此，本发明提供了一种鳍式场效应晶体管及其制备方法，通过刻蚀多晶硅栅极层形成多个条状的小面积的沟槽，以将多晶硅栅极层分割为相互隔离的多晶硅栅，而后外延填充各该沟槽形成沟道区，形成本发明沿沟道宽度方向交替间隔的栅区域和沟道区，同时，使本发明存在四个沟道分别形成于沟道区与栅区域接触的侧面、以及Si衬底与栅区域接触的上表面。
[0063]一方面，与传统的单沟道MOS器件相比较本发明的结构存在沟道更多，从而提高了工作电流，另一方面，本发明的沟道个数大于传统FinFET结构的三沟道或现有技术中改进的FinFET结构的两沟道，保证了本发明足够的工作电流；进一步，本发明并没有形成在沟道区顶面上的栅极，避免现有技术中顶部栅极与沟道区顶面接触的棱边处造成尖端放电而引发漏电流；同时，与传统的FinFET的制备工艺相比较，本发明的制备工艺完全与传统的平面Si工艺兼容，使本发明的工艺难度降低，节约制作成本；进一步，由于本发明的工艺难度降低，使工艺可控性增强，降低了器件的偏差，有利于器件尺寸减小和器件集成度的提高；而且，由于本发明的结构为与传统的平面Si工艺兼容的刻蚀和外延形成的，因此本发明的结构排列规则，提高了沟道区均匀性，从而保证了本发明的载流子迁移率的提高。
[0064]以下将详细阐述本发明的一种鳍式场效应晶体管及其制备方法及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的一种鳍式场效应晶体管及其制备方法。
[0065]如图5A至5C所示，为了图示清晰及方便理解，图5A为俯视图且未显示位于多晶硅栅上的阻挡层，图5B为图5A沿B-B向的剖视图且显示了位于多晶硅栅上的阻挡层，图5C为图5A沿C-C向的剖视图且显示了位于多晶硅栅上的阻挡层。
[0066]本发明提供一种鳍式场效应晶体管(Fin-Field-effect-transistor, FinFET),至少包括:Si衬底1、栅区域、沟道区71、源区72和漏区73，其中，沟道形成于沟道区71与栅区域接触的侧面、以及Si衬底I与栅区域接触的上表面；进一步，所述栅区域至少包括第一栅介质层21、多晶硅栅3、侧墙结构5及第二栅介质层22 ;所述鳍式场效应晶体管还包括形成于多晶硅栅3上表面的阻挡层4，其中，所述阻挡层4包括硬掩膜或光刻胶，其中硬掩膜包括氮化硅、氮氧化硅及氧化硅中的任意一种，在本实施例中，所述阻挡层为氮氧化硅。
[0067]需要说明的是，所述鳍式场效应晶体管可以为增强型器件或耗尽型器件，所