制造半导体结构的方法以及半导体结构的制作方法
【技术领域】
[0001]各种实施例总的涉及制造半导体结构的方法，并且涉及半导体结构。
【背景技术】
[0002]现代功率部件单元通常根据沟槽的概念进行设计，其中沟槽垂直于芯片表面被布置。因此，封装密度以及每单位硅面积的附加值均被增加。
[0003]场板部件代表特定类型的沟槽单元。此场板部件的一个特征通常是在沟槽的侧壁的较低部分中的相对厚的氧化物结构(场氧化物)，并且横向上邻近多晶层(poly-layer)，该多晶层充当所谓的场板(场板概念)。等势线的很大部分通常通过氧化物结构，这意味着其非常地有助于降低芯片前侧的源极和芯片背侧的漏极之间的电压。相比场氧化物通常相当地薄的栅极氧化物通常在顶部邻接场氧化物。它通过栅极电极在一侧上被接触，栅极电极通常由多晶硅制成。
[0004]用于制造此种部件的常规过程在图15A至图15H中被示出。如图15A所示，衬底1702被提供，其中衬底1702可以是η+掺杂。η掺杂区1704可在η+掺杂衬底上外延地生长。至少一个沟槽1708可使用氧化物1706(例如，由原硅酸四乙酯(TEOS)形成，该TEOS被沉积在η掺杂区1704之上)作为掩模在衬底和η掺杂区中被蚀刻。在图15Β中，紧接着沟槽蚀刻的是掩模氧化物1706的移除。在此之后，氧化物层1710被形成在所有暴露的表面之上。然后，沟槽1708被多晶硅层1712完全填充满。如图15C所示，多晶硅1712被使用另外的掩模1714回蚀刻(etch back)。多晶硅1712的锲(wedge)因此保留在沟槽1708的较低部分中，这将形成位于源极电势处的场板。在图15D中，掩模1714将被移除，并且栅极掩模1716被形成。然后，氧化物层1710被暴露的部分被移除，留下氧化物层1710的部分将形成场氧化物。在图15E中，在栅极掩模1716移除之后，栅极氧化物1718被形成。随后，多晶硅栅极1720被沉积并且使用又一个掩模1722被蚀刻。如图15F所示，掩模1722将被移除，并且氧化物层1730被沉积，以及体区1724、源区1726和源极接触1728将被形成。在图15G中，氧化物层1730被蚀刻，接着形成栅极硅化物1732，沉积玻璃层1734，并且蚀刻沟槽1736。然后，体接触1738被注入，并且金属接触1740被形成。在图15H中，多晶硅被沉积并被蚀刻，以形成塞1742。最后，金属层结构被形成并被蚀刻，以形成源极接触1744和栅极接触1746。
[0005]该常规过程可导致场氧化物结构，其中场氧化物基点(base point)(场氧化物结构的较上边沿)由场板的较上边沿(场板基点)确定，因为该场板充当场氧化物蚀刻期间的掩膜。这意味着体区的位置不与场板基点直接连接，因为多晶凹进蚀刻过程主要确定了场板基点。从而，P掺杂体区/沟道区和场板基点之间的距离(XGD)可由至少这一个过程的相对大的波动确定。在稍后的过程期间，形成主体掺杂的离子(硼)被注入台面区(台面是在半导体器件中被形成的垂直结构，通过在两个彼此邻近的位置中形成沟槽，在其中间留下的柱形或壁形的结构一一台面)的整个表面之中。然后主体通过热向外扩散被形成。该向外扩散不受场板基点的位置限制。然而，主体的较低边沿不应当位于如此低以达到场氧化区，因为被增加的有效栅极氧化物厚度将增加接通电阻。这意味着常常引入生产公差。
[0006]以减少/消除所谓的米勒平台(Miller-plateau)为目的，场板部件通常被优化用于短的切换间隔，要求栅极容量/漏极容量尽可能的低。该容量主要由XGD确定(源极容量/漏极容量对切换速度具有较低影响，因此较低的多晶电极被设置为源极电势)。这意味着部件性能的优化可能要求将XGD最小化。
【发明内容】
[0007]提供了一种用于制造半导体结构的方法，其可包括:在衬底中形成与η掺杂区相邻P掺杂区；实施阳极氧化以在衬底表面上形成氧化物层，其中在沿η掺杂区延伸的表面的第一部分中的氧化物层比在沿P掺杂区延伸的表面的第二部分中的氧化物层具有更大的厚度。
【附图说明】
[0008]在附图中，类似的附图标记通常指的是遍及不同附图的相关部分。附图不一定是按比例的，重点通常反而被放在说明本发明的原理上。在下面的【具体实施方式】中，本发明的各种实施例参考附图进行描述，其中:
[0009]图1A至图10示出了一种依照各种实施例的用于制造半导体结构的方法的过程流程;
[0010]图2示出了一种依照各种实施例的半导体结构；
[0011]图3示出了一种依照各种实施例的半导体结构；
[0012]图4Α和图4Β示出了依照各种实施例的半导体结构；
[0013]图5Α至图5C示出了依照各种实施例的用于制造半导体结构的方法的过程流程的三个阶段；
[0014]图6Α和图6Β示出了依照各种实施例的用于制造半导体结构的方法的过程流程的两个阶段；
[0015]图7Α至图7C示出了依照各种实施例的用于制造半导体结构的方法的过程流程的三个阶段；
[0016]图8示出了一种依照各种实施例的半导体结构；
[0017]图9示出了一种依照各种实施例制造半导体结构的方法的示意图；
[0018]图10示出了一种依照各种实施例制造半导体结构的方法的示意图；
[0019]图1lA和图1lB示出了依照各种实施例用于阳极氧化的原理设定的示意图，以及具有通过等离子增强化学气相沉积(PECVD)被沉积的200nm氧化物和50nm阳极氧化物的通孔(via)的泄露电流的测量曲线图；
[0020]图12示出了依照各种实施例的根据用于不同KOH浓度的硼掺杂的蚀刻速率曲线图；
[0021]图13示出了依照各种实施例的根据垂直坐标Z的垂直于沟槽壁的场强度分量的曲线图；
[0022]图14示出了依照各种实施例的根据横向坐标X的电场强度的水平分量的曲线图；
[0023]图15A至图15H示出了依照各种实施例的用于制造半导体结构的方法的过程流程。
【具体实施方式】
[0024]下面的【具体实施方式】涉及附图，附图以举例说明的方式示出了本发明可被实施的特定详细内容和实施例。
[0025]词语“示例性(exemplary) ”在本文中被使用意为“作为示例(example)、例证(instance)或者说明(illustrat1n)”。本文中描述为“示例性”的任何实施例或者设计并不一定被理解为首选的或者优于其他实施例或者设计。
[0026]相对于在侧面或者表面之“上(over) ”形成的沉积材料使用的词语“上”，在本文中可被用于意为沉积材料可“直接在…上(directly on) ”形成，例如与所表明的侧面或者表面直接接触。相对于在侧面或者表面之“上(over)”形成的沉积材料使用的词语“上”，在本文中可被用于意为沉积材料可“间接在…上(indirectly on) ”被形成，在所表明的侧面或者表面和沉积材料之间可布置一个或者多个其他的层。
[0027]同样地，词语“覆盖(cover) ”，其在本文中被用于描述特征被布置在另一个之上，例如层“覆盖(covering) ”侧面或表面，可被用于意指特征(例如，该层)可被布置在所表明的侧面或表面之上并与其直接接触。词语“覆盖”，其在本文中被用于描述特征被布置在另一个之上，例如层“覆盖(covering) ”侧面或表面，可被用于意指特征(例如，该层)可被布置在所表明的侧面或表面之上并与其间接接触，以一层或多层其他层被布置在所表明的侧面或表面和覆盖层之间。
[0028]方向性术语，比如“上(upper)”、“低(lower) ”、“顶(top) ”、“底(bottom) ”、“左侧(left-hand) ”、“右侧(right-hand) ”等，可根据所被描述的特征的方位被使用。因为特征的部件可以许多不同的方向被放置，方向性术语以说明为目标被使用，并且决不是限制。应当理解的是，不脱离本发明的范围可作出结构上或逻辑上的变化。
[0029]各种实施例提供用于半导体结构的制造方法，该半导体结构甚至以自调整的方式，允许精确地配置重叠XGD并且因此使其最小化。
[0030]各种实施例以此方式相对于彼此调整用于制造半导体结构的过程流程和阳极氧化方法:在η掺杂外延层的区域中的开口沟槽的氧化物侧壁比在P掺杂区中被更快氧化，并且随后，在η掺杂的外延层的区中被形成的氧化物层比在P掺杂区中的更厚。对于使用场板部件的选择性氧化用于使XGD最小化，使XGD最小化可优化对应的容量CGD，产生图1H中所示的半导体结构的横截面的过程修改可被使用。图1H示出了阳极氧化时的情况，其中虚线表示空间电荷区的边界，并且其中Vao可在台面耗尽电压以下。
[0031]这意味着根据台面中的掺杂情况，在沟槽中的侧壁的氧化准地(quasi)有选择性地发生，并且该过程将被用于定义或形成用于场板部件的场氧化物。
[0032]图1A至图1I示出了根据各种实施例的用于制造半导体结构100的方法的过程流程。
[0033]如图1A所示，该用于制造半导体结构100的方法可包括在η+掺杂的衬底区102之上形成η掺杂(目标掺杂)区104。该衬底可包括半导体材料，或者可有半导体材料组成。虽然其他材料也有可能，该半导体材料可包括或者可以是硅。在各种实施例中，该衬底可以是η+惨杂。
[0034]在各种实施例中，衬底的厚度可小于1mm，例如小于或者等于800 μπι，例如在约700 μ m至800 μ m的范围内，或者例如在约200 μ m至700 μ m的范围内，或者例如在约3 μ m至200 μ m的范围内，例如在约3μηι至ΙΟμπι范围内。
[0035]在各种实施例中，衬底的电阻率可小于或者等于约10_4Ω.πι，例如小于或等于约5Χ1(Γ5Ω.m，例如在约 1Χ1(Γ5Ω.!11至约3\10-50.m 范围内。
[0036]在各种实施例中，衬底的电阻率可高于或者等于约10_4Ω.πι，例如高于或等于约1Χ1(Γ5Ω.m，例如在约 1Χ1(Γ5Ω.!11至约2\10-50.m 范围内。
[0037]形成η-掺杂区和