制造FinFET器件的方法
【技术领域】
[0001] 本发明涉及半导体技术领域，更具体地，涉及鳍式场效应晶体管器件及其制造方 法。
【背景技术】
[0002] 半导体集成电路（1C)工业经历了指数式增长。1C材料和设计中的技术进步产生 了一代又一代1C，其中，每代1C都比前一代1C具有更小和更复杂的电路。在1C演化的过 程中，功能密度（即，单位芯片面积上的互连器件的数量）普遍增加，而几何尺寸（即，使用制 造工艺可以形成的最小组件(或线)）减小。这种按比例缩小的工艺通常通过提高生产效率 和降低相关成本提供益处。
[0003] 这种按比例缩小也增加了处理和制造1C的复杂性，为了实现这些进步，需要1C处 理和制造中的类似的发展。例如，已经引入诸如鳍式场效应晶体管（FinFET)的三维晶体管 以代替平面晶体管。尽管现有的FinFET器件及FinFET器件的制造方法通常已经足以实现 其预期目的，但是并非在各个方面都符合要求。期望该领域有所改进。
【发明内容】
[0004] 为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造 鳍式场效应晶体管（FinFET)器件的方法，所述方法包括：在衬底上方形成具有第一厚度的 第一介电层；蚀刻所述第一介电层和所述衬底以形成第一鳍和第二鳍，所述第一介电层位 于所述第一鳍和所述第二鳍之上；沿着所述第一鳍和所述第二鳍的侧壁形成厚度不同于第 一厚度的第二介电层；在所述第一鳍和所述第二鳍上方形成保护层；去除所述第二鳍上的 所述保护层的一部分和所述第一介电层；使所述第二鳍凹进以形成沟槽；在所述沟槽中凹 进的第二鳍上外延生长半导体材料层；以及去除所述保护层以显露所述第一鳍和所述第二 鳍，使得：所述第一鳍由衬底材料形成，并且所述第一介电层位于其顶部上且所述第二介电 层位于其侧壁上；以及所述第二鳍由所述半导体材料层形成。
[0005] 在该方法中，在高于450°C的工艺温度下形成所述第一介电层。
[0006] 在该方法中，在温度高于450°C的氧气环境中，通过退火来形成所述第二介电层。
[0007] 该方法进一步包括：在蚀刻所述衬底以形成所述第一鳍和所述第二鳍之后，在所 述衬底的上方沉积隔离层，包括填充所述第一鳍和所述第二鳍之间的间隔；以及使所述隔 离层凹进以形成隔离区。
[0008] 该方法进一步包括：在使所述第二鳍凹进之后，去除沿着所述第二鳍的侧壁的所 述第二介电层。
[0009] 在该方法中，在使隔离层凹进期间，在所述第一鳍和所述第二鳍上的所述第一介 电层的外边缘处形成凹部。
[0010] 在该方法中，通过基本不蚀刻所述保护层的选择性蚀刻来形成所述沟槽，其中，所 述沟槽将所述保护层作为其侧壁。
[0011] 在该方法中，所述沟槽的侧壁控制所述半导体材料层在所述沟槽中外延生长的形 状。
[0012] 根据本发明的另一方面，提供了一种用于制造鳍式场效应晶体管（FinFET)器件的 方法，所述方法包括：在衬底上方沉积具有第一厚度的第一介电层；蚀刻所述第一介电层 和所述衬底以形成第一鳍、第二鳍和第三鳍；沿着所述第一鳍、所述第二鳍和所述第三鳍的 侧壁形成具有不同于所述第一厚度的第二厚度的第二介电层；在所述第二鳍的上方形成第 一半导体材料层；以及在所述第三鳍的上方形成第二半导体材料层。
[0013] 在该方法中，在高于450°C的工艺温度下形成所述第一介电层。
[0014] 在该方法中，在温度高于450°C的氧气环境中，通过退火来形成所述第二介电层。
[0015] 该方法进一步包括：在蚀刻所述衬底以形成所述第一鳍和所述第二鳍之后，在所 述衬底上方沉积隔离层，包括填充所述第一鳍、所述第二鳍和所述第三鳍之间的间隔；以及 使所述隔离层凹进以形成隔离区。
[0016] 在该方法中，在使所述隔离层凹进期间，在所述第一鳍、所述第二鳍和所述第三鳍 上的所述第一介电层的外边缘处形成凹部。
[0017] 在该方法中，在所述第二鳍的上方形成所述第一半导体材料层包括：在所述第一 鳍、所述第二鳍和所述第三鳍的上方沉积第一保护层；去除所述第二鳍上的所述第一保护 层的一部分和所述第一介电层；使所述第二鳍凹进以形成第一沟槽；沿着所述第二鳍的侧 壁去除所述第二介电层；以及在所述第一沟槽中外延生长所述第一半导体材料层，其中，所 述第一沟槽的侧壁控制所述第一半导体材料层在所述第一沟槽中外延生长的形状。
[0018] 在该方法中，在所述第三鳍的上方形成所述第二半导体材料层包括：在所述第一 保护层的上方沉积第二保护层，包括在所述第一半导体材料层的上方沉积所述第二保护 层；去除所述第三鳍上的所述第二保护层的一部分、所述第一保护层的一部分和所述第一 介电层；使所述第三鳍凹进以形成第二沟槽；沿着所述第三鳍的侧壁去除所述第二介电 层；以及在所述第二沟槽中外延生长所述第二半导体材料层，其中，所述第二沟槽的侧壁控 制所述第二半导体材料层在所述第二沟槽中外延生长的形状。
[0019] 该方法进一步包括：去除所述第二保护层和所述第一保护层以显露所述第一鳍、 所述第二鳍和所述第三鳍，使得所述第一鳍由所述衬底材料形成，所述第一介电层位于其 顶部上且所述第二介电层位于其侧壁上；所述第二鳍由所述第一半导体材料层形成；以及 所述第三鳍由所述第二半导体材料层形成。
[0020] 该方法进一步包括：在去除所述第二保护层和所述第一保护层之前，实施化学机 械抛光（CMP)以抛光所述第一半导体材料层和所述第二半导体材料层。
[0021] 根据本发明的又一方面，提供了一种鳍式场效应晶体管（FinFET)器件，包括：第 一鳍和第二鳍，其中：所述第一鳍由第一半导体材料形成，第一介电层位于其顶部上且第二 介电层沿着其侧壁，所述第一介电层的厚度基本不同于所述第二介电层的厚度，所述第一 介电层的侧壁具有凹形轮廓；所述第二鳍由第二半导体材料层形成；以及所述第三鳍由第 三半导体材料层形成；以及隔离区，位于所述第一鳍和所述第二鳍之间。
[0022] 在该FinFET器件中，所述第二半导体材料层形成在所述第一半导体材料层上方。
[0023] 该FinFET器件进一步包括：第三鳍由位于所述第一半导体材料层上方的所述第 三半导体材料层形成；以及所述隔离区，位于所述第三鳍和所述第二鳍之间。
【附图说明】
[0024] 当结合附图进行阅读时，通过以下详细描述可以更好理解本发明的各个方面。应 该注意，根据工业中的标准实践，各个部件未按比例绘制。事实上，为了清楚的讨论，各个部 件的尺寸可以任意地增大或减小。
[0025] 图1是根据本发明的各个方面的用于制造FinFET器件的示例性方法的流程图。
[0026] 图2至图15是根据图1的方法构造的处于制造阶段的示例性FinFET器件的截面 图。
【具体实施方式】
[0027] 以下公开内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下 描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发 明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式 形成第一部件和第二部件的实施例，且也可以包括可以在第一部件和第二部件之间形成附 加部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各个实例中可 以重复参考标号和/或字母。这种重复是为了简单和清楚的目的，且其本身不指示所讨论 的各个实施例和/或配置之间的关系。
[0028]本发明涉及但不以其他方式限制FinFET器件。例如，FinFET器件可以是包括P型 金属氧化物半导体（PMOS)FinFET器件和N型金属氧化物半导体（NMOS)FinFET器件的互补 金属氧化物半导体（C0MS)器件。以下公开将继续通过FinFET实例说明本发明的各个实施 例。然而，应该理解，除非特别声明，否则该应用不应该限于特定类型的器件。
[0029] 图1是根据本发明的各个方面用于制造器件200的方法100的流程图。图2至图 15是根据图1的方法100所构造的处于制造阶段的器件200的截面图。参考图1至图15 共同描述了方法100和器件200。应该理解，在方法100之前、期间和之后可以提供附加的 步骤，且对于该方法的其他实施例，所描述的一些步骤可以取代或删除。
[0030] 参考图1和图2,方法100开始于步骤102,在衬底210上方沉积第一介电层220 和硬掩模层230。衬底210可以是块状硅衬底。可选地，衬底210可以包括元素半导体，诸 如晶体结构的硅或锗；化合物半导体，诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和 /或锑化铟；或它们的组合。可能的衬底210也包括绝缘体上硅（SOI)衬底。使用注氧