制造半导体封装基板的方法及用其制造的半导体封装基板的制作方法
【专利说明】制造半导体封装基板的方法及用其制造的半导体封装基板
[0001]本申请要求于2014年I月3日在韩国知识产权局提交的第10-2014-0000832号韩国专利申请以及于2014年I月3日在韩国知识产权局提交的第10-2014-0000833号韩国专利申请的权益，上述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
[0002]本发明的一个或更多个实施例涉及一种制造半导体封装基板的方法以及一种使用该方法制造的半导体封装基板，更具体地，涉及一种制造具有简化的工艺并且解决了上图案和下图案对准问题的半导体封装基板的方法，以及一种使用该方法制造的半导体封装基板。
【背景技术】
[0003]半导体器件通过被封装在半导体封装基板中来使用。封装有半导体器件的半导体封装基板具有精细电路图案和/或I/o端子。随着对半导体器件的高性能和/或高集成度以及使用半导体器件的电子器件的小型化和/或高性能的追求，半导体封装基板的精细电路图案具有比在现有技术中相关的半导体封装基板中的电路图案薄的线宽和高的复杂度。
[0004]在制造现有技术的半导体封装基板时，使用累积铜箔的覆铜箔层压板(CCL)来形成通孔，并镀覆通孔的内表面使得上表面铜箔和下表面铜箔电连接。然后，使用光致抗蚀剂来将上表面铜箔和下表面铜箔图案化，由此制造半导体封装基板。然而，根据现有技术的半导体封装基板制造方法，制造工艺变得复杂并且降低了精度。
【发明内容】
[0005]本发明的一个或更多个实施例包括一种简化了工艺并且解决了上图案和下图案的对准问题的制造半导体封装基板的方法，以及一种使用该方法制造的半导体封装基板。
[0006]另外的方面将在下面的描述中被部分地阐述，并且通过该描述部分地将是明显的，或者可以通过提供的实施例的实践来得知。
[0007]根据本发明的一个或更多个实施例，一种制造半导体封装基板的方法包括下述步骤:在导电材料的基体基板的一个表面中形成第一凹槽；用树脂填充第一凹槽；以及蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
[0008]在蚀刻基体基板的另一表面的步骤中，可蚀刻基体基板的所述另一表面的整个表面。在蚀刻基体基板的另一表面的步骤中，可蚀刻基体基板的所述另一表面，使得基体基板的保留在基体基板的所述一个表面中的部分的图案与基体基板的在基体基板的所述另一表面中的部分的图案对应。
[0009]所述方法还可包括在基体基板的所述另一表面中形成第二凹槽。
[0010]在形成第一凹槽和形成第二凹槽的步骤中，第一凹槽的宽度和第二凹槽的宽度可形成为彼此不同。
[0011]在形成第一凹槽和形成第二凹槽的步骤中，可形成第一凹槽和第二凹槽使得第一凹槽的宽度大于第二凹槽的宽度。
[0012]在形成第一凹槽和形成第二凹槽的步骤中，第一凹槽和第二凹槽可形成为彼此对应。
[0013]在蚀刻基体基板的另一表面的步骤中，可蚀刻基体基板的所述另一表面的整个表面。在蚀刻基体基板的另一表面的步骤中，可蚀刻基体基板的所述另一表面，使得基体基板的保留在基体基板的所述一个表面中的部分的图案与基体基板的保留在基体基板的所述另一表面中的部分的图案对应。
[0014]根据本发明的一个或更多个实施例，通过制造半导体封装基板的方法来制造半导体封装基板，制造半导体封装基板的方法包括下述步骤:在导电材料的基体基板的一个表面中形成第一凹槽；用树脂填充第一凹槽；以及蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
【附图说明】
[0015]通过下面结合附图对实施例进行的描述，这些和/或其他方面将变得明显且更容易理解，在附图中:
[0016]图1至图5是示意性地示出根据本发明的实施例的制造半导体封装基板的方法的工艺的剖视图；
[0017]图6是示意性地示出根据本发明的另一实施例的通过制造半导体封装基板的方法制造的半导体封装基板的一部分的剖视图；
[0018]图7至图11是示意性地示出根据本发明的另一实施例的制造半导体封装基板的方法的工艺的剖视图；
[0019]图12和图13是示意性地示出根据本发明的另一实施例的制造半导体封装基板的方法的工艺的剖视图；以及
[0020]图14是示意性地示出根据本发明的另一实施例的通过制造半导体封装基板的方法制造的半导体封装基板的一部分的剖视图。
【具体实施方式】
[0021]现在将详细参照实施例，在附图中示出了实施例的示例，在附图中，同样的附图标记始终表示同样的元件。在这点上，本实施例可具有不同形式且不应该被解释为局限于在这里阐明的描述。因此，仅在下面通过参照附图来描述实施例以解释本描述的方面。
[0022]在下面的描述中，还将理解的是，当层被称为“在”另一层或基板“上”时，该层可直接在另一层或基板上，或者还可存在中间层。另外，为了便于解释和清楚，可夸大在附图中示出的每个层的厚度或尺寸。
[0023]如在这里使用的，术语“和/或”包括一个或更多个相关列出项的任意和所有的组入口 ο
[0024]图1至图5是示意性地示出根据本发明的实施例的制造半导体封装基板的方法的工艺的剖视图。按照如图1中所示的根据本实施例的制造半导体封装基板的方法，准备由导电材料形成的基体基板10。基体基板10可为板形并且可包括电传导材料。电传导材料可包括例如 Fe、诸如 Fe-N1、Fe-N1-Co 等的 Fe 合金、Cu 或诸如 Cu-Sn、Cu-Zr、Cu-Fe、Cu-Zn等的Cu合金。
[0025]基体基板10可包括在一侧上的一个表面1a和在相对侧上的另一表面10b。在准备好导电材料的基体基板10之后，如图2中所示，在一个表面1a中形成第一凹槽或沟槽10c。第一凹槽或沟槽1c未完全穿透基体基板10。尽管在图1的剖视图中未示出，但基体基板10的一个表面1a的除了第一凹槽或沟槽1c之外的部分可理解为沿一个方向延伸的布线图案或在俯视图上的曲径(meander)。
[0026]为了形成如上的第一凹槽或沟槽10c，将感光材料的干膜抗蚀剂(DFR)层压到基体基板10的一个表面1a上，通过曝光工艺和显影工艺来仅使基体基板10的将要形成第一凹槽或沟槽1c的部分暴露。由于曝光工艺和显影工艺，基体基板10的一个表面1a的一部分不再由DFR覆盖。然后，使用诸如氯化铜或氯化铁的蚀刻剂来蚀刻基体基板10的一个表面1a的不再由DFR覆盖的部分。因此，如图2中所示，可在一个表面1a中形成第一凹槽或沟槽10c，使得第一凹槽或沟槽1c不穿透基体基板10。
[0027]保留在基体基板10的一个表面1a上且未被去除的部分(即，除了第一凹槽或沟槽1c以外的部分)可随后用作布线图案。因此，当在基体基板10的一个表面1a中形成第一凹槽或沟槽1c时，保留在邻近的凹槽或沟槽之间的部分的宽度可等于典型的布线图案的宽度，例如，大约20 μ m至大约30 μ m。
[0028]当在基体基板10的一个表面1a