像素单元及其制备方法、阵列基板和显示装置的制造方法
【技术领域】
[0001]本发明涉及液晶显示领域，尤其涉及一种像素单元及其制备方法、阵列基板和显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display，简称TFT LCD)的基本结构包括:阵列基板和对向基板。其中，阵列基板和对向基板之间充满液晶层，通过对盒工艺形成液晶盒(Cell)结构。
[0003]在阵列基板的衬底基板10上分布着若干个像素单元。图1为现有技术阵列基板上像素单元的剖面示意图。请参照图1，每一个像素单元包括:薄膜晶体管(TFT) 20、像素电极41和公共电极43。
[0004]该薄膜晶体管20包括:栅极21、形成于栅极21上方的栅绝缘层22、形成于栅绝缘层22上方的有源层23，以及形成于有源层23上方的源极24和漏极25。一般情况下，栅极绝缘层22由SiNx材料制备。像素电极41和公共电极43 —般由ITO材料制备，两者之间由钝化层42隔开。
[0005]像素电极41和漏极25之间，采用有机膜(Organic layer) 30做绝缘层。采用有机膜绝缘层，好处在于其绝缘性能较无机绝缘层(一般由SiNxM料制备)更好，且其容易形成较厚的膜层。一般情况下，SiNx绝缘层的厚度一般在0.2?0.6 μ m，而有机膜绝缘层的厚度可以达到2μπι。漏极25和像素电极41之间绝缘层的厚度越大，源极/漏极(24、25)和像素电极41之间的距离越大，形成的耦合电容(Cpd)更小，显示的画面品质会更好。
[0006]为了使像素电极41与薄膜晶体管的漏极25电性连接，需要在有机膜绝缘层上形成过孔(Organic Via Hole) 50。但是，由于有机膜绝缘层厚度较大，导致过孔50的深度深(可达2 μπι)，坡度大，容易出现过孔侧面搭接的导电材料断裂的情况。此外，过孔50的深度深、平坦度差，也会产生Rubbing Mura(通过棍去摩擦取向膜，mura[灰阶]不良)的情况。此外，当采用较大厚度的无机绝缘层时，同样会出现上述情况。
[0007]为了避免上述情况，现有技术采用直接降低过孔坡度的办法。图2为现有技术阵列基板上降低过孔坡度后的像素单元的结构示意图。请参照图2，通过工艺条件控制过孔坡度，可以缓解上述情况。但是，在过孔深度一定的前提下，要减小过孔坡度，就需要增加过孔尺寸，这需要过孔处空间尺寸足够大才行。实际上由于像素单元排列紧密，过孔空间尺寸有限，该降低过孔坡度的方法很难实现。
【发明内容】
[0008](一 )要解决的技术问题
[0009]鉴于上述技术问题，本发明提供了一种像素单元及其制备方法、阵列基板和显示装置，以低成本、高可行性地实现过孔坡度的降低。
[0010](二)技术方案
[0011]根据本发明的一个方面，提供了一种像素单元。该像素单元包括:薄膜晶体管；绝缘层，形成于薄膜晶体管的上方，该绝缘层的预设位置形成过孔，以露出下方的薄膜晶体管的漏极；像素电极，形成于绝缘层的上方，其与薄膜晶体管的漏极在过孔处电性连接；以及第一垫高层和/或第二垫高层，形成于过孔的下方，将过孔垫高。
[0012]根据本发明的另一个方面，还提供了一种像素单元的制备方法。该制备方法包括:制作薄膜晶体管，其中，在与预设过孔位置相对应区域形成第一垫高层和/或第二垫高层；在薄膜晶体管上方形成绝缘层，在该绝缘层的预设过孔位置加工过孔，以露出下方的薄膜晶体管的漏极，第一垫高层和/或第二垫高层将过孔垫高；在绝缘层的上方制作像素电极，与薄膜晶体管的漏极在过孔处电性连接；其中，第一垫高层与薄膜晶体管的栅极同时形成且两者不电性连接，第二垫高层与薄膜晶体管的有源层同时形成且两者不电性连接。
[0013]根据本发明的再一个方面，还提供了一种阵列基板。该阵列基板包括:衬底基板；栅线，形成于衬底基板上；以及数据线，形成于衬底基板上，与栅线大体垂直；其中，由栅线和数据线之间限定出若干个像素区域，每个像素区域至少包含一上述的像素单元。
[0014]根据本发明的又一个方面，还提供了一种显示装置。该显示装置包括:上述的阵列基板。
[0015](三)有益效果
[0016]从上述技术方案可以看出，本发明像素单元及其制备方法、阵列基板和显示装置具有以下有益效果:
[0017](I)通过在有机膜过孔底部增加垫高层来降低过孔的坡度，降低像素电极与漏极搭接时导电材料断裂的风险；
[0018](2)垫高层由工艺过程中未被刻蚀的栅极金属层和/或有源层构成，不会增加任何生产成本和工艺难度。
【附图说明】
[0019]图1为现有技术阵列基板上像素单元的剖面示意图；
[0020]图2为现有技术阵列基板上降低过孔坡度后的像素单元的结构示意图；
[0021]图3为根据本发明第一实施例像素单元的结构示意图；
[0022]图4为根据本发明第二实施例像素单元制备方法的流程图；
[0023]图5为根据本发明第三实施例阵列基板的俯视图。
[0024]【主要元件】
[0025]1-栅线；2-数据线；
[0026]10-玻璃基板；
[0027]20-薄膜晶体管；
[0028]21-栅极；22-栅绝缘层；
[0029]23-有源层； 24-源极；
[0030]25-漏极；
[0031]30-有机膜绝缘层；
[0032]41-像素电极；43-公共电极
[0033]42-钝化层；
[0034]50-过孔；
[0035]51-第一垫高层；52-第二垫高层。
【具体实施方式】
[0036]本发明通过在过孔底部增加垫高层来降低过孔的深度和坡度，进而降低像素电极与漏极搭接时导电材料断裂的风险，该垫高层由工艺过程中未被刻蚀的栅极金属层和/或有源层构成，不会增加任何生产成本和工艺难度。
[0037]以下结合具体实施例，并参照附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。
[0038]—、第一实施例
[0039]在本实施例中，提供了一种像素单元。下面参照图3来详细说明本实施例像素单元的结构。需要明确的是，本实施例中定义的像素单元，并不包括栅线和数据线。该像素单元，在适当地设置栅线和数据线之后，可以用于形成普通的阵列基板，或者形成双栅型(Dual-gate)阵列基板。
[0040]图3为根据本发明第一实施例像素单元的结构示意图。请参照图3，本实施例像素单元包括:薄膜晶体管20、像素电极41和公共电极43。
[0041]该薄膜晶体管20为底栅型场效应晶体管，包括:栅极21、形成于栅极21上方的栅绝缘层22、形成于栅绝缘层22上方的有源层23，以及形成于有源层23上方的源极24和漏极25。其中，漏极延伸至预设的过孔位置的下方。
[0042]在薄膜晶体管20的上方，制备有机膜绝缘层30。像素电极41和公共电极43制备于有机膜绝缘层30上方，两者之间由钝化层42隔开。其中，像素电极41和/或公共电极43为透明电极，可以是ITO或IZO等透明导电材料的单层膜，或者为ITO或IZO等透明导电材料组成的复合膜。
[0043]在薄膜晶体管20和像素电极41之间的有机膜绝缘层30上，形成有过孔50。该过孔50呈倒圆台形状，其沿深度方向径向尺寸逐渐减小。像素电极41通过形成于过孔侧壁的导电材料跨接至薄膜晶体管的漏极(25)。
[0044]请参照图3，为了降低过孔的深度，在漏极和像素电极连接区域和栅绝缘层22之间，还包括:第一垫高层51和第二垫高层52。其中，该第一垫高层为在制备栅极过程中，在过孔位置的下方保留下来的栅极材料。并且，该第一垫高层51仅起到垫高的作用，与栅极21不电性连接。该第二垫高层52为在制备有源层过程中，在过孔位置的下方保留下来的有源层材料。同样，该第二垫高层仅起到垫高的作用，同样与有源层23不电性连接。
[0045]其中，第一垫高层51和第二垫高层52的形状可以根据需要进行设计，其可以为方形、圆形、椭圆形等等，只要在相应掩模板上设计上对应形状的图案即可。并且，第一垫高层51和第二垫高层52的形状可以相同，也可以不同。关于栅极21和有源层23的材料，可以在现有技术中进行合理选择，此处不再赘述。
[0046]需要特别注意的是，请参照图3，在栅绝缘层22和第二垫高层52之间形成有台阶，这是由于第一垫高层51和第二垫高层52形状相同，且第一垫高层51的径向尺寸大于第二垫高层52的径向尺寸所导致的，如此设计，可以缓解漏极的陡峭程度，避免其断线。
[0047]通过增加第一垫高层51和第二垫高层52，过孔底部膜层