总厚度增加，过孔深度减小了，实际深度减小的大小与栅极材料层和有源层材料层总厚度相当。一般情况下，栅极材料层的厚度约0.35 μ m，有源层材料层的厚度约0.2 μ m，故过孔的深度可由2 μ m减小到
1.45 μ mo由于过孔50的深度减小，过孔跨接处坡度相应减小，能有效降低像素电极与漏极搭接时断裂风险，也可以改善Array基板平坦度，减轻Rubbing Mura。
[0048]需要说明的是，本实施例中，为了尽可能减小过孔深度，本实施例在过孔50的下方同时增加了第一垫高层和第二垫高层。而在本发明其他实施例中，可以仅增加第一垫高层或第二垫高层，同样能够减小过孔的深度，只是过孔深度减小的幅度较小，但同样能够实现本发明。
[0049]此外，本领域技术人员应当了解，除了通过增加与栅极同时形成和第一点高程和与有源层同时形成的第二垫高层之外，还可以在过孔的下方单独制备垫高层，同样能够实现将过孔垫高，降低像素电极和漏极搭接时断裂风险的目的，其一并在本发明的保护范围之内。
[0050]二、第二实施例
[0051]在本实施例中，提供了实施例一所述像素单元的制备方法。图4为根据本发明第二实施例像素单元制备方法的流程图。请参照图3和图4，本实施例像素单元制备方法包括:
[0052]步骤A:在衬底基板上形成栅极21，以及与预设过孔位置相对应区域的第一垫高层51 ；
[0053]该步骤A具体包括:
[0054]子步骤Al:在衬底基板10上形成栅极材料层；
[0055]子步骤A2:由栅极材料层，通过构图工艺在预设栅极位置形成栅极21，在与预设过孔位置相对应区域的第一垫高层51 ;
[0056]在本子步骤中，构图工艺具体包括:
[0057]子分步骤A2a:在栅极材料层上形成光刻胶；
[0058]子分步骤A2b:采用栅极掩模板(Gate Mask)对光刻胶进行曝光、显影，使栅极位置和预设过孔位置相对应区域的光刻胶被保留；
[0059]该子分步骤中，使用的栅极掩模板与常规的栅极掩模板不一样。在常规的栅极掩模板中，曝光显影后，仅是栅极位置的光刻胶被保留。而本实施例采用的栅极掩模板中，曝光显影后，栅极位置和预设过孔位置相对应区域的光刻胶均被保留。
[0060]子分步骤A2c:以保留的光刻胶为掩模，对栅极材料层进行刻蚀，由于具有光刻胶保护，栅极位置和预设过孔位置相对应区域的栅极材料被保留，栅极位置的栅极材料构成栅极21，而预设过孔位置相对应区域的栅极材料构成第一垫高层51。并且，第一垫高层51与栅极21之间没有电性连接。
[0061]子分步骤A2d:去除剩余的光刻胶。
[0062]需要说明的是，本步骤中，除了栅极位置和预设过孔位置相对应区域之外，栅线、扇出区域等位置的栅极材料也会被保留，本领域技术人员应当非常清楚其原理和相应的工艺，此处不再赘述。
[0063]步骤B:在栅极21的上方形成栅极绝缘层22 ;
[0064]该形成栅极绝缘层的步骤与现有技术中相应的步骤一致，此处不再详细说明。
[0065]步骤C:在栅极绝缘层22上形成有源层23，以及与预设过孔位置相对应区域的第二垫高层52 ；
[0066]该步骤C具体包括:
[0067]子步骤Cl:在栅极绝缘层22上沉积有源层材料层；
[0068]子步骤C2:由有源层材料层，通过构图工艺在预设有源层位置形成有源层23，在与预设过孔位置相对应区域的第二垫高层52 ;
[0069]在本子步骤中，构图工艺具体包括:
[0070]子分步骤C2a:在有源层材料层上形成光刻胶；
[0071]子分步骤C2b:采用有源层掩模板(Active Mask)对光刻胶进行曝光、显影，预设有源层位置和预设过孔位置相对应区域的光刻胶被保留；
[0072]该子分步骤中，使用的有源层掩模板与常规的有源层掩模板不一样。在常规的有源层掩模板中，曝光显影后，仅是预设有源层位置的光刻胶被保留。而本实施例采用的有源层掩模板中，曝光显影后，有源层位置和预设过孔位置相对应区域位置的光刻胶均被保留。
[0073]子分步骤C2c:以保留的光刻胶为掩模，对有源层材料层进行刻蚀，由于具有光刻胶保护，有源层位置和预设过孔位置相对应区域的有源材料被保留，有源层位置的有源材料构成有源层23，而预设过孔位置相对应区域的有源材料构成第二垫高层52，并且，第二垫高层52与有源层23之间没有电性连接；
[0074]子分步骤C2d:去除剩余的光刻胶。
[0075]步骤D:在有源层23上形成源极24和漏极25，完成薄膜晶体管的制备；
[0076]步骤E:形成有机膜绝缘层30，以及在该有机膜绝缘层上加工漏极区域相对应的过孔50 ；
[0077]步骤F:形成像素电极41、钝化层42和公共电极43，其中，像素电极41与漏极25在过孔50处电性连接；
[0078]该步骤F具体包括:
[0079]子步骤Fl:沉积像素电极层；
[0080]如前所述，像素电极41可以是ITO或IZO等透明导电材料的单层膜，或者为ITO或IZO等透明导电材料组成的复合膜。而该沉积像素电极层的方法一般为磁控溅射法。
[0081]子步骤F2:通过构图工艺保留过孔位置、预设像素电极位置和两者搭接位置的像素电极材料，形成像素电极并实现其与薄膜晶体管20漏极的电性连接；
[0082]该构图工艺与子步骤A2和子步骤C2大体相同，此处不再重述。
[0083]需要说明的是，为了缓解漏极的陡峭程度，避免其断线，此处，第二垫高层52的径向尺寸小于第一垫高层51的径向尺寸。
[0084]由于具有第一垫高层51、栅极绝缘层22、第二垫高层52，过孔被垫高，过孔的深度和坡度减小。一般情况下，栅极材料层的厚度约0.35 μ m，有源层材料层的厚度约0.2 μπι，故过孔深度可由2 μ??减小到1.45 μ mo因此，像素电极和过孔位置之间的材料与有机膜绝缘层结合力较好，从而降低像素电极与漏极搭接时导电材料断裂的风险。
[0085]子步骤F3:形成钝化层42和公共电极43，像素单元制备完成。
[0086]本实施例中，通过第一垫高层51和第二垫高层52垫高过孔底部，减小过孔深度和坡度，能有效降低像素电极与漏极搭接时断裂风险，也可以改善阵列基板平坦度，减轻Rubbing Mura。同时，在原工艺流程的基础上，仅需更换两块掩模板-栅极掩模板(GateMask)和有源层掩模板(Active Mask)即可，不用更改其他的工艺流程，不会增加任何生产成本和工艺难度，更易于产业界所接受。
[0087]需要特别说明的是，本实施例中，除非特别描述或必须依序发生的步骤，步骤的顺序并无限制于以上所列且可根据需要变化或重新安排。
[0088]三、第三实施例
[0089]在本实施例中，提供了一种阵列基板。图5为根据本发明第三实施例阵列基板的俯视图。为清楚表述本实施例起见，省略了像素电极上方的钝化层和公共电极。
[0090]请参照图5，该阵列基板包括:玻璃基板；栅线I ;形成于玻璃基板上；以及数据线2，形成于玻璃基板上，与栅线I大体垂直。其中，由栅线I和数据线2之间限定出若干个像素区域。每个像素区域包括实施例一所述的，如图3所示的像素单元。
[0091]在该像素单元中，薄膜晶体管的栅极与所述栅线连接，所述薄膜晶体管的源极与所述数据线连接。
[0092]作为本实施例的一种阵列基板，可以为如下阵列基板:在阵列基板上，每行的多个像素单元的上方和下方均设置有栅线，每个像素单元的左侧和右侧均设置有数据线，且每相邻两行的像素单元之间仅设置有一条栅线，每相邻两列像素单元之间设置有一条数据线。与现有技术中普通的阵列基板相比，其不同之处在于，其像素单元为本发明第一实施例所述的像素单元。
[0093]作为本实施例的另一种阵列基板，该阵列基板，可以具体为:在阵列基板上，每行的多个像素单元的上方和下方均设置有栅线，且每相邻两行所述像素单元之间设置有两条栅线；在每列像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列所述像素单元。此为在ADS显示模式基础上实现Dual-gate结构的阵列基板，其与现有技术中普通的阵列基板相比，其不同之处在于，其像素单元为本发明第一实施例所述的像素单元。
[0094]四、第四实施例
[0095]在本实施例中，提供了一种显示装置。该显示装置包括:阵列基板；对向基板，与阵列基板对向设置；以及液晶层，填充于阵列基板和对向基板之间。其中，该阵列基板为第三实施例所述的阵列基板，该阵列基板和对向基板其中之一上具有彩膜。
[0096]五、第五实施例
[0097]在本实施例中，提供了一种阵列基板。该阵列基板与第三实施例阵列基板的区别在于，其是采用OLED技术的阵列基板