半导体装置、半导体装置的制造方法、定位治具的制作方法
【技术领域】
[0001]本发明涉及一种用于功率半导体模块等制造的定位治具、使用该定位治具制造的半导体装置及该半导体装置的制造方法。
【背景技术】
[0002]图16是以往功率半导体模块500的主要部位结构图。图16(a)是俯视图，图16(b)是从图16(a)箭头A看到的侧视图。此图是表示作为树脂壳体内结构的中间组装品的图。
[0003]此功率半导体模块500具有:DCB (Direct Copper Bonding:直接铜接合)等带有导电图案的绝缘基板53 ;焊接在此带有导电图案的绝缘基板53的导电图案53c上的IGBT芯片51以及Si 二极管芯片52 ;焊接在IGBT芯片51以及Si 二极管芯片52上的第I端子54 ;以及焊接在导电图案53c上的第2端子55。该功率半导体模块500还具有一端连接于IGBT芯片51的栅电极焊盘56的接合线57、以及与接合线57的另一端连接的焊盘电极58。虽未图示，但功率半导体模块500还具有与第I端子54和第2端子55相连接的外部导出端子、以及焊接在焊盘电极58上的控制销。此外，功率半导体模块500还具有使外部导出端子和控制销前端露出以封装整体的树脂壳体。第I端子54通过焊料连接于IGBT芯片51以及Si 二极管52的表面，第2端子55通过焊料连接于导电图案53c。IGBT芯片51以及Si 二极管芯片52的表面以及背面成为由第I端子54和导电图案53c夹住的结构。
[0004]在制造搭载有所述IGBT芯片51、Si 二极管芯片52的功率半导体模块500时，首先组装中间组装品(以后称为功率单元501)，该中间组装品中，将IGBT芯片51以及Si 二极管芯片52的背面焊接于带有导电图案的绝缘基板53，将例如由铜引线框架组成的第I端子54焊接于IGBT芯片51的发射电极51a以及Si 二极管芯片52的阳极电极52a，进一步将第2端子55焊接于带有导体图案的绝缘基板53。通过测试该功率单元501 (静特性、动特性等)，从而提高功率半导体模块500完成后的良品率。所述带有导电图案的绝缘基板53由绝缘板53a、背面的导电膜53b、表面的导电图案53c构成。
[0005]图17是组装图16的功率半导体模块500时的定位治具600的主要部位俯视图。在组装构成功率半导体模块500的功率单元501时，对于每个功率半导体模块500都使用专用的定位治具600组装IGBT芯片51、Si 二极管芯片52、用于焊接IGBT芯片51以及Si二极管芯片52的未图示的焊料板、第I端子54、第2端子55等各构成部件。通过使用此专用的定位治具600，从而防止各构成部件的位置偏移。
[0006]定位治具600形成有IGBT芯片51、Si 二极管芯片52、对用于IGBT芯片51以及Si 二极管芯片52焊接的未图示的焊料板等进行定位用的第I开口部61以及对第2端子55进行定位的第2开口部62。第I开口部61配置有3个，第2开口部62配置有2个。此夕卜，此处，用于对第I端子54进行定位的定位治具与芯片的定位没有关系，所以省略说明。
[0007]通过对第I开口部61的4个角部固定相对应的IGBT芯片51以及Si 二极管芯片52的角部A、B、C、D，从而防止芯片的位置偏移。
[0008]若以不使用此定位治具600的方法进行焊接，使得IGBT芯片51以及Si 二极管芯片52从规定的位置发生偏移，则例如，无法进行之后的第I端子54的焊接，从而无法制造功率半导体模块500。此外，即使完成了焊接，由于位置偏移也很难获得所设计的性能(通电能力、热阻等)。
[0009]此外，若位置偏移变大而使得相邻的芯片之间发生接触，则焊接时熔融的焊料会落在芯片表面，从而产生耐压性能降低的情况。
[0010]此外，作为组装功率半导体模块时使用定位治具的示例，有如下所示的专利文献。
[0011]专利文献I中揭示了如下半导体装置:在带有导电图案的绝缘基板的导电图案上形成载放半导体芯片的第I凹部，使连接于导电图案的定位用外部端子贯通于带有柱销的印刷基板的贯通孔中，通过将柱销的前端定位于半导体芯片的栅极焊盘以及发射电极焊盘上，从而以低成本大幅提高所述柱销与所述焊盘的对准精度。还揭示了如下半导体装置:在带有导电图案的绝缘基板的导电图案上形成第I凹部，在此第I凹部载放焊料和半导体芯片，在第4凹部搭载焊料，将连接于带有柱销的印刷基板的2根专用的定位用销插入导电图案的第4凹部来进行定位。
[0012]此外，专利文献2揭示了如下封装用治具:此封装用治具在印刷基板上安装BGA(球栅阵列)封装件时使用，该BGA(球栅阵列)的下表面具有多个用于电气连接的带有焊料球的焊盘，且此安装用治具包含可以限制BGA封装件的外围的主要部位的框体，以使得在限制与安装方向相垂直的面方向的移动的同时，在安装方向上可动，且在该框体上设置有可以与设置于印刷基板上的定位孔相嵌合的销。通过采用此结构，从而可实现如下安装用治具:可以通过手工作业低价简单且高精度地安装BGA封装件，而无需对BGA封装件自身进行干预。即，专利文献2中揭示了一种具有可以与设置于印刷基板上的定位孔嵌合的销的框体。
[0013]此外，专利文献3中揭示了具有如下的第I治具和第2治具的定位治具。
[0014]第I治具具有可供焊料片以及半导体元件插入的定位孔(开口部)，且配置于电路基板以使得该定位孔与金属电路相对应。第2治具能在定位孔中进行插拔，并且具有加压面，该加压面在插入定位孔内的状态下与金属电路相对向配置且将焊料片上的半导体元件向电路基板侧进行加压。而且，第2治具由定位孔的壁面进行定位，以使得在将第2治具插入定位孔时加压面配置于金属电路的相对向位置。
现有技术文献专利文献
[0015]专利文献1:日本专利特开2012-129336号公报图10、0087段落?0090段落专利文献2:日本专利特开平11-177204号公报
专利文献3:日本专利特开2007-194477号公报
【发明内容】
发明所要解决的技术问题
[0016]近年来，作为下一代的功率半导体元件，开始使用应用了碳化硅(以下记为SiC)的SiC 二极管。但是，由于SiC基板相对于以往的硅制基板价格更高，因SiC基板缺陷而会导致良品率降低等理由，SiC 二极管与以往的Si 二极管相比，小型芯片(例如、3mm □等)的生产成为主流。这是因为，大型芯片由于容易受到结晶缺陷的影响而导致良品率降低，芯片价格变高。因此，在将Si 二极管芯片替换成SiC 二极管芯片时，对应于I个Si 二极管芯片的SiC 二极管芯片的个数变为多个(例如，6个等)。因此，需要将多个小型SiC 二极管芯片并联连接。
[0017]图18是具有与小型SiC 二极管芯片81的个数相对应的多个(此处为6个)第I开口部71的定位治具70的结构图，图18(a)是与图17相当的俯视图，图18 (b)是图18(a)的F部的放大图。
[0018]该定位治具70具有3组用于6个SiC 二极管芯片81定位的6个第I开口部71、3组用于IGBT芯片51定位的I个第2开口部72、以及2个用于第2端子75定位的第3开口部73。如上所述，对于与芯片定位无关的第I端子的定位治具省略说明。若使用该定位治具70，则SiC 二极管芯片81的4边被第I开口部71的侧壁包围，且4个角部对应于第I开口部71的4个角部，对SiC 二极管芯片81进行定位。
[0019]但是，若使用该定位治具70，在6个SiC 二极管芯片81的上表面上一并通过焊料连接第I端子74，则在焊接结束后，会发生被第I端子74阻碍而无法卸下定位治具70的不佳情况。
[0020]图19是不被第I端子92阻碍而可卸下的定位治具90的主要部位俯视图。图19是与图18(b)相当的图。定位治具90使开口部91配置在第I端子92的整个正下方区域。即，使得定位治具90的任一部分都不位于第I端子92之下。若使用该定位治具90，则在第I端子92焊接后，能够不被第I端子92阻碍而卸下定位治具90。
[0021]但是，如定位治具70那样，不在SiC 二极管芯片81的全部4个角(角部A、B、C、D)进行定位，在3个角(角部A、B、C)进行定位，角部D不进行定位。因此，还会发生如下情况:如虚线所示的SiC 二极管芯片81那样，位于熔融焊料上的SiC 二极管芯片81会发生移动而与相邻的SiC 二极管芯片81相接触。如果SiC 二极管芯片81相互之间发生接触，则会发生熔融的焊料落在SiC 二极管芯片81的表面侧从而导致耐压性能下降的不佳情况。由此，由于不对SiC 二极管芯片81的角部D进行，从而焊接时会发生芯片的位置偏移，使得高精度的定位变得困难。
[0022]此外，在专利文献I?3中，并没有记载将多个小型半导体芯片通过接合材料与带有导电图案的绝缘基板和端子两者同时连接的结构的半导体装置。
[0023]本发明的目的在于，解决上述课题，提供一种提高各半导体芯片的定位精度的半导体装置、半导体装置的制造