所述棒21a从所述贯通孔20中拔出，卸下定位部件7、15。接着，在IGBT芯片11的栅电极焊盘Ila上连接接合线Ilb的一端，并将另一端与电极Ilc连接后完成功率单元201。IGBT芯片11的发射电极Ild与第I端子19进行焊料接合。
[0068]接着，在焊盘电极Ilc上连接作为控制端子的控制销lie，在所述第I端子19上连接第I外部导出端子19a，在第2端子14上连接第2外部导出端子14a。使外部导出端子19a、14a的前端和控制销lie的前端露出，用树脂30封装整体后完成半导体装置200。
[0069]此外，如果预先在所述工序中使用的第I端子19上涂覆焊料，则无需在各芯片10、11的表面上载放焊料板12。此外，在完成所述功率单元201的阶段，实施测试以去除次品后，用树脂封装来完成半导体装置200。由此，可以提高良品率。
[0070]关于SiC 二极管芯片10的定位方法，使用第I定位部件7和作为第3定位部件21的棒21a进行进一步说明。
[0071]在第I端子19的贯通孔20中插入棒21a，将棒21a的前端部与4个SiC 二极管芯片10相向的E处的导电图案6相接触。此时通过将棒21a的前端侧面SiC与SiC 二极管芯片1a的角部D相接触来对SiC 二极管芯片1a进行定位。因此，通过使用第I定位部件7、和作为第3定位部件21的棒21a，从而能够防止SiC 二极管芯片10的位置偏移。
[0072]此外，若SiC 二极管芯片10之间发生接触则熔融的焊料会落在芯片表面，所以将芯片10相对向的边的间隔T隔开0.2mm以上。其中，若间隔过大则死区会变多，所以间隔T在2mm以下较好。优选为0.5mm以上、1.5mm以下。
[0073]本发明中，使用作为第3定位部件21的棒21a对SiC 二极管芯片10进行定位成为关键点，该棒21a插入于第I端子19上形成的贯通孔20中。此外，作为半导体装置200的特征是，在第I端子19上形成有贯通孔20。
[0074]此外，即使在铜基底等散热板上一并焊接带有导电图案的绝缘基板、半导体芯片(SiC 二极管芯片10以及IGBT芯片11)、第I端子19 (铜制引线框架)等的情况下，本发明也有效。
标号说明
[0075]1,1a, Ib 碳板 2，16凹部
3,53带有导电图案的绝缘基板
3a，53a绝缘板
3b，53b 导电箔
3c, 53c 导电图案
7第I定位部件
8,61,71第I开口部
9焊料板
10,10a, 10b，10c，10d，10e，10f，52，81 SiC 二极管芯片
11，51 IGBT 芯片
11a，56栅电极焊盘
11b，57接合线
11c，58焊盘电极
lid,51a发射电极
Ile控制销
12焊料板
13,62,72 第 2 开口部 14，55，75第2端子 14a第2外部导出端子 15第2定位部件 16a凸部 17,73第3开口部 18第4开口部 19，54，74，92 第 I 端子 19a第I外部导出端子 20贯通孔 21a 棒
21第3定位部件22回焊炉30树脂52a阳电极
70，90，100，600 定位治具
91开口部
200半导体装置
201，501 功率单元
500以往的功率半导体模块
【主权项】
1.一种半导体装置，其特征在于，具有: 带有导电图案的绝缘基板； 通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片； 在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及 配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子， 该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔。2.如权利要求1所述的半导体装置，其特征在于， 所述第I半导体芯片与所述第2半导体芯片相对向的边的间隔为0.2mm以上、2mm以下。3.如权利要求1或2所述的半导体装置，其特征在于， 所述端子是由铜、铜合金、铝、和铝合金中的任一种组成的引线框架。4.如权利要求1或2所述的半导体装置，其特征在于， 所述第I接合材料以及所述第2接合材料是焊料或者钎料。5.一种半导体装置的制造方法，该半导体装置具有: 带有导电图案的绝缘基板； 通过第I接合材料连接于所述导电图案的矩形的第I半导体芯片； 在所述导电图案上与所述第I半导体芯片隔开间隔地配置、通过第2接合材料连接于所述导电图案的矩形的第2半导体芯片；以及 配置于所述第I半导体芯片以及所述第2半导体芯片的上方、通过第3接合材料连接于所述第I半导体芯片、且通过第4接合材料连接于所述第2半导体芯片的端子， 该端子在所述第I半导体芯片与所述第2半导体芯片之间的上方具有贯通孔， 所述制造方法的特征在于，具有如下定位工序: 至少在三处位置对所述第I半导体芯片进行定位； 至少在三处位置对所述第2半导体芯片进行定位； 所述定位位置中的至少一处位置由插入于所述贯通孔中的定位部件来定位。6.如权利要求5所述的半导体装置的制造方法，其特征在于，具有如下定位工序: 对于形成所述第I半导体芯片的一个角的2边、 形成所述第2半导体芯片的不与所述第I半导体芯片相对向一侧的一个角的2边、 所述第I半导体芯片的所述一个角的对角、以及 所述第2半导体芯片的所述一个角的对角进行定位。7.如权利要求5所述的半导体装置的制造方法，其特征在于，具有如下定位工序: 对于所述第I半导体芯片的与所述第2半导体芯片相对向的边的两端上的2个角、 与多个所述角不直接相接的所述第I半导体芯片的边、 所述第2半导体芯片的与所述第I半导体芯片相对向的边的两端上的2个角、以及 所述第2半导体芯片的不与多个所述角直接相接的边进行定位。8.如权利要求5至7的任一项所述的半导体装置的制造方法，其特征在于，依次实施如下工序: 在所述导电图案上依次重叠配置所述第I接合材料、所述第I半导体芯片、所述第3接合材料，且在所述导电图案上依次重叠配置所述第2接合材料、所述第2半导体芯片、所述第4接合材料的第I工序； 在所述第3接合材料以及所述第4接合材料上配置所述端子的第2工序； 所述定位工序；以及 对上述组装成的半导体装置进行回焊处理的回焊工序， 所述定位工序中，在所述端子的贯通孔中插入定位部件，决定所述第I半导体芯片以及所述第2半导体芯片相对于所述端子的相对位置。9.一种定位治具，该定位治具用于制造在基板上以隔开间隔的方式设有矩形的第I半导体芯片和第2半导体芯片的半导体装置，所述定位治具的特征在于，包括: 第I定位部件，该第I定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且在所述第I半导体芯片与所述第2半导体芯片之间区域的至少一部分形成有贯通空间； 第2定位部件，该第2定位部件具有可供所述第I半导体芯片以及所述第2半导体芯片插入的开口部，且对在所述第I半导体芯片与所述第2半导体芯片之间的上方处具有宽度比所述贯通空间的宽度更窄的贯通孔的端子进行定位，以使得该端子横跨在所述第I半导体芯片以及所述第2半导体芯片上，且该第2定位部件配置在所述第I定位部件上；以及 第3定位部件，该第3定位部件通过所述贯通孔，插入于所述贯通空间中，对所述第I半导体芯片以及所述第2半导体芯片进行定位。10.如权利要求9所述的定位治具，其特征在于， 所述第I定位部件、所述第2定位部件、以及所述第3定位部件的材质是碳。
【专利摘要】本发明提供可提高各半导体芯片的定位精度的半导体装置，该半导体装置在带有导电图案的绝缘基板与端子之间并联连接有多个小型半导体芯片。本发明还提供这种半导体装置的制造方法、以及在该制造方法中使用的定位治具。本发明的半导体装置具有：带有导电图案的绝缘基板；通过第1接合材料连接于导电图案的矩形的第1半导体芯片；在导电图案上与第1半导体芯片隔开间隔地配置、通过第2接合材料连接于导电图案的矩形的第2半导体芯片；以及配置于第1半导体芯片以及第2半导体芯片的上方、通过第3接合材料连接于第1半导体芯片、且通过第4接合材料连接于第2半导体芯片的端子。该端子在第1半导体芯片与第2半导体芯片之间的上方具有贯通孔。
【IPC分类】H01L21/68, H01L21/50, H01L23/498, H01L21/60
【公开号】CN104900627
【申请号】CN201510069717
【发明人】佐藤宪一郎
【申请人】富士电机株式会社
【公开日】2015年9月9日
【申请日】2015年2月10日
【公告号】DE102015202256A1, US20150255444