形成具有包括绝缘区的终止区的电子装置的工艺的制作方法
【技术领域】
[0001]本公开涉及电子装置和形成电子装置的工艺，且更特定地讲，涉及具有包括绝缘区的终止区的电子装置及其形成工艺。
【背景技术】
[0002]一种设计用于高压应用的电子装置包括电子组件区和终止区。电子组件区可包括晶体管、电阻器、电容器、二极管等。终止区用来消耗高压使得电子组件区的部分不处于这种高压下。在封装操作期间，模制化合物可形成在终止区上。移动离子可从模制化合物迀移到终止区内的外延硅层中。移动离子会负面影响电子组件区内的晶体管的漏极源极击穿电压(BVdss)。
[0003]场板可放置在外延硅层的一部分上来保护这个层不受移动离子影响。场板因厚氧化层而与外延硅层分开，该厚氧化层可沉积在外延硅层上。解决所述问题的另一种尝试是穿过外延硅层的全部或至少多于50%的厚度形成沟槽，且接着用氧化物填充沟槽。对于被设计成在至少500V的电压下操作的电子装置来说，这种替代方案引入了显著的工艺复杂性，这会负面影响产量。
【附图说明】
[0004]实施方案通过举例来进行说明且不受限于附图。
[0005]图1包括工件的一部分的截面图的图示，所述工件包括埋置导电区和半导体层。
[0006]图2包括在形成终止掺杂区、主体区和连结区之后图1的工件的截面图的图示。
[0007]图3包括在图案化半导体层以形成沟槽之后图2的工件的截面图的图示。
[0008]图4包括在形成绝缘层和导电层之后图3的工件的截面图的图示。
[0009]图5包括在形成栅极介电层和栅电极之后图4的工件的截面图的图示。
[0010]图6包括在形成从沟槽移除栅电极层的剩余部分且图案化绝缘层以通过绝缘层界定开口之后图5的工件的截面图的图示。
[0011]图7包括在图案化半导体层以界定从主表面朝向埋置导电区延伸的沟槽之后图6的工件的截面图的图示。
[0012]图8包括在沟槽内形成掺杂区之后图7的工件的截面图的图示。
[0013]图9包括在形成绝缘层使得绝缘柱包括含空隙的缓冲区之后图8的工件的截面图的图示。
[0014]图10包括在平面化绝缘层之后图9的工件的截面图的图示。
[0015]图11包括在形成图案化平面绝缘层以界定开口和掺杂接触区之后图10的工件的截面图的图示。
[0016]图12包括在形成互连件之后图11的工件的截面图的图示。
[0017]图13包括在形成大致完整的电子装置之后图12的工件的截面图的图示。
[0018]图14包括根据替代实施方案的工件的一部分的截面图的图不，所述工件包括在终止区内的半导体层中不同深度的绝缘区。
[0019]图15包括在使用根据替代实施方案的侧壁掩膜隔离技术形成结构之后工件的一部分的截面图图不。
[0020]图16包括在氧化半导体层的暴露部分且移除衬垫和抗氧化层之后图15的工件的截面图的图示。
[0021]图17包括在形成沟槽、栅极介电层和栅电极之后图6的工件的截面图的图示。
[0022]熟练的技术人员了解附图中的元件是出于简易和清晰性进行的说明，且不需要按比例进行绘制。例如，附图中的元件中的一些的尺寸相对于其它元件可能被放大以帮助提高对本发明实施方案的理解。
【具体实施方式】
[0023]结合附图提供下列描述有助于理解本文公开的教导。下文讨论将集中在教导内容的具体执行方式和实施方案。提供这种焦点有助于描述教导内容，并且不应被解释为限制本教导内容的范围或适用性。然而，可以基于本申请中公开的教导使用其它实施方案。
[0024]术语"正常操作"和"正常操作状态"是指电子组件或装置被设计来操作的条件。可从数据表或者与电压、电流、电容、电阻或其它电参数相关的其它信息获得所述条件。因此，正常操作不包括超出其设计极限来操作电子组件或装置。
[0025]术语“功率晶体管”意指被设计成当晶体管处于关闭状态时晶体管的源极与漏极之间的差维持在至少500V的情况下正常操作的晶体管。例如，当晶体管处于关闭状态时，源极与漏极之间可维持500V而不会发生结点击穿或其它非期望的状况。
[0026]术语“包括(comprises)”、“包括(comprising) ”、“包括(includes) ”、“包括(including) ”、“具有(has) ”、“具有(having) ”或其任何其它变体旨在涵盖非排它性的包括。例如，包括特征列表的方法、制品或装置不一定仅受限于这些特征而是可包括未明确列出或这种方法、制品或装置固有的其它特征。另外，除非明确地相反说明，否则“或者”是指包括性的或而不是排它性的或。例如，条件A或条件B由下列各项中的任何一个满足:A为真(或存在)并且B为假(或不存在)、A为假(或不存在)并且B为真(或存在)以及A和B都为真(或存在)。
[0027]此外，使用"一(a)"或"一(an)"用于描述本文所述的元件和组件。这样做仅仅是为了方便且给出本发明范围的一般意义。这个描述应理解为包括一个、至少一个或单数，也包括复数，或反之亦然，除非明确另有所指。例如，当本文中描述单个项目时，一个以上的项目可用于代替单个项目。类似地，在本文描述一个以上的项目的地方，单个项目可代替所述一个以上的项目。
[0028]族号对应于基于日期标于2011年I月21日版本的的IUPAC元素周期表的元素周期表内的列。
[0029]除非另有限定，否则本文使用的全部技术和科学术语具有与本发明所属领域的普通技术人员通常理解的意义相同的意义。材料、方法和实例仅是说明性的而并非旨在限制。在本文未描述的范围中，关于具体材料和处理动作的许多细节是常规的且可参见半导体和电子技术内的教科书和其它资源。
[0030]一种电子装置可包括电子组件和邻近于电子组件区的终止区。在实施方案中，终止区可包括基板、具有厚度的半导体层、主表面和相对表面。半导体层可上覆基板，其中比起主表面，基板更接近相对表面。终止区还可包括延伸到半导体层中一定深度的绝缘区，其中所述深度小于半导体层的厚度的50%。终止区仍可进一步包括上覆半导体层和绝缘区的场电极。
[0031]在另一实施方案中，终止区可包括基板、具有厚度的半导体层、主表面和相对表面，其中半导体层上覆基板，且比起主表面，基板更接近相对表面。终止区还可包括延伸到半导体层中第一深度的第一绝缘区，以及延伸到半导体层中第二深度的第二绝缘区，其中第二深度小于第一深度。终止区仍可进一步包括上覆半导体层、第一绝缘区和第二绝缘区的场电极。
[0032]如下文更详细地描述，与常规电子装置中使用的终止区比较，终止区具有结构，所述结构允许终止区所占的面积减小达50%。可替代地，所述结构允许当面积保持与常规电子装置中相同时，使用更大电压。此外，与在半导体层的主表面上使用厚绝缘层比较，绝缘区可形成在沟槽内以帮助使电子装置保持更平面。
[0033]在另一方面，一种形成电子装置的工艺可包括提供基板和上覆基板的半导体层，其中半导体层具有主表面和相对表面，其中比起主表面，基板更接近相对表面。工艺还可包括移除半导体层的部分以同时形成第一沟槽和第二沟槽，其中第一沟槽位于电子装置的终止区内，且第二沟槽位于电子装置的电子组件区内。工艺还可包括:在第一沟槽和第二沟槽内形成栅极介电层；在栅极介电层上形成栅电极层；从第一沟槽和第一和第二沟槽外部的半导体层上移除栅电极层的部分，其中栅电极形成在第二沟槽内。工艺仍可进一步包括形成第一绝缘层来填充第一沟槽的剩余部分以在终止区内形成第一绝缘区，以及在第一绝缘区上形成场电极。形成终止区的工艺正适于与在电子组件区内的形成晶体管结构整合。结合本文描述的示例性非限制性实施方案能更好地理解电子装置和形成所述装置的工艺。
[0034]图1包括工件的一部分的截面图的图不，所述工件包括埋置导电区102和半导体层104。埋置导电区102可包括14族元素(即，碳、硅、锗或其任何组合)且可以是重η型或P型掺杂的。为了本说明书的目的，重掺杂意指至少IxlO19原子/cm 3的峰值掺杂浓度，且轻掺杂意指小于IxlO19原子/cm 3的峰值掺杂浓度。埋置导电区102可以是重掺杂基板(例如，重η型掺杂的晶片)的一部分或可以是布置在相反导电类型的基板上或布置在基板与埋置导电区102之间的埋置绝缘层(未图示)上的埋置掺杂层。在实施方案中，埋置导电区102是用?型掺杂剂(诸如磷、砷、锑或其任何组合)重掺杂的。在特定实施方案中，如果埋置导电区102保持低扩散，那么埋置导电区102包括砷或锑，且在特定实施方案中，埋置导电区102包括锑(与砷相比)以在随后形成的半导体层的形成期间降低自动掺杂的级别。埋置导电区102将用来使晶体管结构的漏极电连接到电子装置的漏极端子。
[0035]半导体层104布置在埋置导电区102上且具有主表面105 (其中形成晶体管和其它电子组件(未图示))和相对表面106，其中比起主表面105，基板更接近相对表面106。半导体层104可包括缓冲层1042和轻掺杂层1044。缓冲层1042和轻掺杂层1044中的每一个可包括14族元素和关于埋置导电区102描述的任何掺杂剂。在实施方案中，埋置导电区102是重η型掺杂的，且缓冲层1042可具有掺杂剂浓度，所述掺杂剂浓度介于埋置导电区102的掺杂剂浓度与轻掺杂层1044的掺杂剂浓度之间。在特定实施方案中，层1042和1044中的每一个可通过具有适当掺杂剂浓度的外延生长硅层来形成。
[0036]半导体层104的厚度可取决于至少部分形成在半导体层104内的晶体管结构的漏极源极击穿电压BVdss。在实施方案中，晶体管结构具有至少500V的BVdss,且半导体层104的厚度至少是35微米，且在另一实施方案中，晶体管结构具有至少700V的BVdss，且半导体层104的厚度至少