是45微米。在特定实施方案中，半导体层104的厚度是在30微米到100微米的范围中。在半导体层104内，缓冲层1042可具有在12微米到18微米的范围中的厚度，且轻掺杂层1044可构成半导体层104的厚度的剩余部分。
[0037]在实施方案中，缓冲层1042具有在115原子/cm 3到10 16原子/cm 3的范围中的掺杂浓度，且轻掺杂层1044具有至少114原子/cm 3的掺杂剂浓度。半导体层104可布置在整个工件上。在形成时或在选择性地掺杂轻掺杂层1044内的区域之前，轻掺杂层1044内的掺杂剂浓度将被称为本底掺杂剂浓度。在图1图示的实施方案中，终止区120在图示的左侧和中心部分，而电子组件区140在图示的右侧部分。
[0038]在另一实施方案中，半导体层104可在逐渐改变的掺杂剂浓度下形成在缓冲层1042内，使得与轻掺杂层1044比较，在邻近于埋置导电区102的位置处的缓冲层1042的掺杂剂浓度更接近埋置导电区102，且与埋置导电区102比较，在邻近于轻掺杂层1044的位置处的缓冲层1042的掺杂剂浓度更接近轻掺杂层1044。在又一实施方案中，半导体层104可由在其整个厚度具有大致均匀浓度的单一半导体层代替，但在半导体层104的形成期间，一些掺杂剂会从埋置导电区102扩散到半导体层104中。在随后的附图中，半导体层104可具有前述任何内容且将图示为半导体层104来简化对本文描述的概念的理解，而不管半导体层104是否是单一层、包括多层以及单一层或多层内的每一层是否具有大致均匀的掺杂浓度或渐变的掺杂剂浓度。
[0039]图2图示了在形成终止掺杂区222、主体区242和连结区244之后的工件。终止掺杂区222、主体区242和连结区244可以任何顺序或视特定应用的需要或期望以特定顺序形成。
[0040]终止掺杂区222可帮助沿着主表面105更均匀地分布电场，尤其是在邻近于电子组件区140的终止区120内。可在整个终止区120上或在从随后形成的绝缘区横向延伸到电子组件区140部分中的位置处通过毯覆式植入而形成终止掺杂区222。参考图2，朝向左侧的终止掺杂区222部分是可选的。终止掺杂区222的深度可浅于随后形成的隔离区。在实施方案中，终止掺杂区222是在随后形成的隔离区的深度的50%到99%的范围中。与半导体层104比较，终止掺杂区222具有相反的导电类型。在实施方案中，终止掺杂区222的峰值掺杂浓度高于半导体层104达0.5个到1.5个数量级。例如，当半导体层104具有IxlO14原子/cm3的掺杂剂浓度时，那么终止掺杂区222可具有1x10 15原子/cm 3的峰值掺杂剂浓度。终止掺杂区222可通过离子植入来形成，其中剂量是在5xl01(l离子/cm2到1x10 12离子/cm2的范围中。离子植入的能量可被选择来实现与前述深度一致的预期范围。
[0041]主体区242可包括用于形成在电子组件区140内的晶体管结构的通道区。与半导体层104比较，主体区242具有相反的导电类型且可具有在IxlO16原子/cm3到1x10 18原子/cm3的范围中的峰值掺杂剂浓度。主体区可通过离子注入来形成，其中剂量是在5x10 12离子/cm2到5x10 13离子/cm2的范围中。能量可被选择来实现0.2微米到0.9微米的预期范围。
[0042]连结区244帮助降低通道与柱区之间的电流路径的电阻率。比起主体区242，连结区244形成在更远离主表面105的深度。连结区244具有与主体区242的导电类型相反的导电类型，且可具有在5xl016原子/cm 3到5x10 18原子/cm3的范围中的峰值掺杂剂浓度。连结区244可通过离子植入来形成，其中剂量是在IxlO13离子/cm2到1x10 14离子/cm2的范围中。能量可被选择来实现0.5微米到1.5微米的预期范围。
[0043]图3包括在图案化工件以界定沟槽322和342之后的工件的图示，其中沟槽342用于在电子组件区140内形成晶体管结构的栅电极中使用。沟槽322完全延伸通过终止掺杂区222且延伸到半导体层104中，且沟槽342延伸通过主体区242且至少延伸到连结区244中。在图示的实施方案中，沟槽342延伸通过连结区244且延伸到半导体层104中。沟槽322和342可同时形成且具有大致相同深度，因为沟槽342内的绝缘区的形成与电子组件区140内的组件和层的形成整合。在实施方案中，沟槽322和342的深度小于半导体层104的厚度的50%，且在更特定的实施方案中是在半导体层104的厚度的2%到20%的范围中。深度还可表示为距离的测量。在实施方案中，沟槽322和342距主表面105的深度是在0.5微米到9微米的范围中，且在更特定的实施方案中是在I微米到5微米的范围中。在本说明书中稍后处理沟槽322的宽度。在另一实施方案中，沟槽322和342可视需要或视期望在不同时间且以不同深度形成。
[0044]图4包括在形成栅极介电层442和栅电极层444之后的工件的图示。栅极介电层442包括氧化物、氮化物、氮氧化物或其任何组合，并且具有在5纳米至100纳米的范围中的厚度。栅极介电层442可通过热氧化、沉积或其组合来形成。可通过沉积在沉积时导电或可随后制成为导电的材料层来形成栅电极层444。栅电极层444可包括含金属或含半导体的材料。栅电极层444可被沉积到足以完全填充沟槽342的厚度。在图示的实施方案中，沟槽322仅部分被填充，因为沟槽322比栅电极层444的厚度大致宽0.5倍。在实施方案中，栅电极层444被沉积到在0.2微米到1.0微米的范围中的厚度。
[0045]参考图5，栅电极层444的部分被移除以在沟槽342内形成栅电极542。在实施方案中，栅电极层444被蚀刻以形成栅电极542。在图示的实施方案中，栅电极542在不使用掩膜的情况下形成。蚀刻可用各向同性蚀刻剂或各向异性蚀刻剂予以实施。在蚀刻之后，栅电极542大致完全填充沟槽342。如果需要或期望，那么栅电极542可凹进沟槽342内以减小栅电极542与晶体管结构的随后形成的源极区之间的电容。当使用各向异性蚀刻剂时，栅电极层444的剩余部分522形成在沟槽322的内周边内。当使用各向同性蚀刻剂时，剩余部分522可以不形成或可明显小于图5中图示的大小。掩膜层可形成在电子组件区140上，且栅电极层444的剩余部分522从沟槽322移除。掩膜层随后被移除。在另一实施方案中，剩余部分522可保留且不被移除。将形成随后形成的绝缘层且囊封剩余部分522，其中剩余部分522电浮动。如果需要或期望，那么可移除沟槽322内以及上覆主表面105的栅极介电层442的部分。
[0046]在图6中，可在移除栅极介电层442的部分之前或之后形成源极区642。源极区642具有与主体区242相反的导电类型以及至少IxlO19原子/cm3的掺杂剂浓度。源极区的深度是在0.05微米到0.3微米的范围中。
[0047]可在整个工件上形成介电层622。介电层622是在蚀刻深沟槽到半导体层104中使用，且因此介电层622具有足以承受蚀刻沟槽而不会在蚀刻期间被完全腐蚀的组份和厚度。在实施方案中，介电层622包括氧化硅(诸如使用四乙氧基硅酸盐的低压化学气相淀积(“LPCVD TEOS”))；氮化硅；氧氮化硅等，且被沉积到在0.5微米至1.5微米或更大的范围中的厚度。掩膜层被图案化以界定对应开口，所述开口下方将形成垂直区。图案化可使用各向异性蚀刻剂予以实施。蚀刻可被实施成定时蚀刻、端点蚀刻或在定时过蚀刻下的端点蚀刻。在当界定开口 624时的过蚀刻部分期间，可移除终止掺杂区222和主体区242的部分。掩膜层可保留用于后续处理或被移除来使介电层622、终止掺杂区222和主体区242的部分暴露。用介电层622来填充沟槽322的部分。
[0048]图7包括在移除掩膜层、终止掺杂区222的部分、主体区242和半导体层104以界定深沟槽722和742之后的图示。沟槽722和742可具有从主表面105朝向埋置导电区102延伸的深度。在实施方案中，沟槽722和742延伸到埋置导电区102。因此，沟槽的深度可具有如关于最初形成的半导体层104描述的任何值。在实施方案中，埋置导电区102的一部分还可被蚀刻，例如，在蚀刻工序的过蚀刻部分期间。在另一实施方案中，沟槽722和742可部分且不完全延伸通过半导体层104。在特定实施方案中，沟槽722和742可延伸通过轻掺杂层1044且延伸到缓冲层1042中，如图1中图示。
[0049]可通过各向异性蚀刻终止掺杂区222、主体区242和下覆硬掩膜层622中的开口的半导体层104的部分来形成沟槽722和742。侧壁724和744大致垂直，且沟槽722和742的底面726和746大致平坦；然而，侧壁724和744与沟槽722和742的底面726和746之间的拐角可以是圆形。
[0050]可用对介电层622内的材料具高度选择性的化学品来实施蚀刻。虽然介电层622中的一些会在蚀刻期间被腐蚀，但介电层622不被腐蚀使得介电层622变得过薄且无法保护工件的下覆部分。当半导体层104包括硅时，可通过深度硅蚀刻工具中的任何一个使用蚀刻工艺来实施蚀刻，诸如US 7285228中描述的工艺，其全文以引用方式并入本文中。专利中公开的工艺是熟知的工艺，其用于在侧壁724和744的各向同性表面钝化与沟槽底部的反应离子蚀刻钝化清除之间循环的高纵横比深度硅蚀刻。在实施方案中，硅对有机抗蚀剂材料的的选择性可在约80: I到100: I的范围中。如果掩膜使用不会被氟明显蚀刻的氧化物或金属，诸如Al2O3或AlN掩膜，那么选择性会大致更高。蚀刻可被实施成定时蚀刻、端点蚀刻或在定时过蚀刻下的端点蚀刻。
[0051]参考图8，边缘垂直区822和作用垂直区842可形成在沟槽722和742内。垂直区822和842可具有NP-缓冲-PN、PN-缓冲-NP或NP-缓冲-N垂直结构。垂直区822和842可具有如US 2012/018752