芯片级封装的发光二极管结构的制作方法

文档序号:9328882阅读:383来源:国知局
芯片级封装的发光二极管结构的制作方法
【技术领域】
[0001] 本发明涉及一种发光二极管结构,特别是指一种采用芯片级封装技术(chip scale package,简称为CSP)的发光二极管结构。
【背景技术】
[0002] 发光二极管的封装技术是目前半导体产业的重点发展技术之一。其中,无论是应 用于水平式发光二极管(lateral LED)、垂直式发光二极管(vertical LED)的打线封装技 术,或是应用于覆晶式发光二极管(flip-chip LED)的覆晶封装技术,都朝着亮度提升、体 积缩减、信赖性(reliability)提升的方向发展。
[0003] 在覆晶封装技术方面,目前已经发展出芯片级的发光二极管封装结构,其通过适 当的结构设计,能达成整体体积微型化的目的。然而,此种通过芯片级封装技术制作的发光 二极管封装结构,无论在亮度、体积、信赖性、制程良率等各方面的性能表现,都还有很大的 改善空间。

【发明内容】

[0004] 本发明的目的在于提供一种芯片级封装的发光二极管结构,该发光二极管结构具 有亮度高、体积微型化、信赖性表现良好的优点,且便于生产制造。
[0005] 于是,本发明芯片级封装的发光二极管结构,包含一基板、多个覆晶式发光二极管 晶粒、一导电结构及一透镜结构。该基板具有位于相反侧的一顶面及一底面,并形成多个贯 穿至该顶面与该底面的穿孔。覆晶式发光二极管晶粒的数量为N个,且各该覆晶式发光二 极管晶粒具有一正电极与一负电极。所述覆晶式发光二极管晶粒设置于该基板的顶面,且 所述覆晶式发光二极管晶粒的面积总和相对于该基板的面积的比值介于22. 7%至76. 2% 之间。导电结构包括多个上焊垫组合、多个下焊垫及多个内连线。上焊垫组合的数量为N 个,且各该上焊垫组合具有两个上焊垫。所述上焊垫组合彼此间隔地设置于该基板的该顶 面,并分别供所述覆晶式发光二极管晶粒设置其上。各该上焊垫组合的该两个上焊垫分别 与各该覆晶式发光二极管晶粒的该正电极及该负电极形成电连接。下焊垫的数量为N+1 个,且所述下焊垫彼此间隔地设置于该基板的该底面。内连线的数量为2N个,且所述内连 线分别设置于所述穿孔之中,且所述内连线的两端分别连接于所述上焊垫与所述下焊垫。 该透镜结构设置于该基板的该顶面,并将所述覆晶式发光二极管晶粒包覆于内。
[0006] 较佳地,所述覆晶式发光二极管晶粒的数量为两个且包含一第一覆晶式发光二极 管晶粒和一第二覆晶式发光二极管晶粒,所述上焊垫的数量为四个,所述内连线的数量为 四个并分别为两个第一内连线及两个第二内连线,所述下焊垫的数量为三个且分别为一个 第一下焊垫及两个第二下焊垫。所述上焊垫分别与所述内连线的顶端连接;所述第一内连 线的顶端各与该第一覆晶式发光二极管晶粒的正电极及该第二覆晶式发光二极管晶粒的 负电极形成电连接,且该两个第一内连线的底端分别连接于该一个第一下焊垫;该两个第 二内连线的底端分别连接于该两个第二下焊垫。
[0007] 在一实施态样中,该基板为正方形板状结构,所述上焊垫为矩形层状结构并形成 阵列排列,该一个第一下焊垫与该两个第二下焊垫各为矩形层状结构并形成单列式阵列。
[0008] 在一实施态样中,该基板为正方形板状结构,所述上焊垫为矩形层状结构并形成 阵列排列,该一个第一下焊垫为矩形层状结构并具有位于对角线的两缺角,该两个第二下 焊垫各为矩形层状结构并分别设于对应所述缺角处。
[0009] 在一实施态样中,该基板为正方形板状结构,所述上焊垫为矩形层状结构并形成 阵列排列,该一个第一下焊垫为矩形层状结构,该两个第二下焊垫各为L形层状结构且相 互配合而将该一个第一下焊垫围绕于内。
[0010] 在一实施态样中,该基板为正方形板状结构,所述上焊垫为矩形层状结构并形成 阵列排列,该一个第一下焊垫为L形层状结构,该两个第二下焊垫各为矩形层状结构且彼 此并排地被该一个第一下焊垫围绕。
[0011] 较佳地,该透镜结构包括一设置于该基板的顶面的基底层及一设置于该基底层之 上的透镜主体,该透镜主体具有圆弧外型并于该透镜主体的外表面形成多个纵切面。此外, 该透镜结构还包括一荧光体,该荧光体覆盖所述覆晶式发光二极管晶粒,且被该基底层围 绕于内。
[0012] 较佳地,芯片级封装的发光二极管结构还包含至少个设置于该基板的一辨识记号 结构,该基底层覆盖该辨识记号结构且该透镜主体往该基板的正投影的并未涵盖该辨识记 号结构。
[0013] 较佳地,定义一垂直于该基板的顶面的垂直面,该透镜主体的纵切面与该垂直面 之间的夹角介于〇度至10度之间。
[0014] 较佳地,定义该透镜主体的高度为H,并定义该透镜主体投影于该基板的顶面的圆 弧半径为R,该高度H对该圆弧半径R的比值介于0. 8至1. 3之间。
[0015] 较佳地,该基底层的厚度介于0. 1毫米至0. 7毫米之间。
[0016] 在一实施态样中,芯片级封装的发光二极管结构还包含一绝缘层,该绝缘层设置 于该基板的顶面且位于各该上焊垫之间,使得该绝缘层和各该上焊垫为共平面设置。
[0017] 在一实施态样中,芯片级封装的发光二极管结构还包含一反射层,该反射层设置 于该绝缘层或所述上焊垫之上,该反射层具有至少一开口,该开口供所述覆晶式发光二极 管晶粒容置其中。
[0018] 较佳地,所述覆晶式发光二极管晶粒之间的间距不小于0. 19毫米。
[0019] 本发明提出的再一种芯片级封装的发光二极管结构,包含一基板、一绝缘层、一导 电结构、一覆晶式发光二极管晶粒及一透镜结构。基板具有位于相反侧的一顶面及一底面, 并形成多个贯穿至该顶面与该底面的穿孔。导电结构包括两个上焊垫、两个下焊垫及两个 内连线。上焊垫具有一第一图案且间隔地设置于该基板的顶面。下焊垫彼此间隔地设置于 该基板的底面。两个内连线分别设置于所述穿孔之中,且该两个内连线的两端分别连接于 所述上焊垫与所述下焊垫。绝缘层具有一第二图案且设置于该基板的顶面,该第一图案和 该第二图案互补且该两个上焊垫与该绝缘层共平面设置。覆晶式发光二极管晶粒设置于该 基板的顶面,并电连接于所述上焊垫,该覆晶式发光二极管晶粒的面积总和相对于该基板 的面积的比值介于22. 7%至76. 2%之间。透镜结构设置于该基板的顶面,并将该覆晶式发 光二极管晶粒包覆于内。
[0020] 在一实施态样中,该透镜结构包括一设置于该基板的顶面的基底层及一设置于该 基底层之上的透镜主体,该透镜主体具有圆弧外型并于该透镜主体的外表面形成多个纵切 面。
[0021] 在一实施态样中,芯片级封装的发光二极管结构还包含至少一个设置于该基板上 的辨识记号结构,该基底层覆盖该辨识记号结构且该透镜主体对基板的正投影并未涵盖该 辨识记号结构。
[0022] 较佳地,定义一垂直于该基板的顶面的垂直面,该透镜主体的纵切面与该垂直面 之间的夹角介于〇度至10度之间。
[0023] 较佳地,定义该透镜主体的高度为H,并定义该透镜主体投影于该基板的顶面的圆 弧半径为R,该高度H对该圆弧半径R的比值介于0. 8至1. 3之间。
[0024] 较佳地,该基底层的厚度介于0. 1毫米至0. 7毫米之间。
[0025] 在一实施态样中,芯片级封装的发光二极管结构还包含一反射层,该反射层设置 于该绝缘层或所述上焊垫之上,该反射层具有至少一个开口,该开口供该覆晶式发光二极 管晶粒容置其中。
[0026] 本发明的有益效果在于:通过上述基板、覆晶式发光二极管晶粒、上焊垫、下焊垫、 内连线、透镜结构、绝缘层及反射层的结构设计,能实现发光二极管结构的体积微型化,有 效增进其亮度及信赖性表现,且有助于生产制造的进行。
【附图说明】
[0027] 图1是一立体图,说明本发明芯片级封装的发光二极管结构的第一实施例;
[0028] 图2是一立体分解图,说明本发明芯片级封装的发光二极管结构的第一实施例;
[0029] 图3是沿图1的III-III方向的剖视示意图;
[0030] 图4是相关于图3的变化实施态样;
[0031] 图5是一俯视图,说明第一实施例中,芯片级封装的发光二极管结构的两个覆晶 式发光二极管晶粒、上焊垫、内连线的第一实施态样;
[0032] 图6是一仰视图,说明关于图5的芯片级封装的发光二极管结构的下焊垫、内连线 的实施态样;
[0033] 图7是一俯视图,说明第一实施例中,芯片级封装的发光二极管结构的两个覆晶 式发光二极管晶粒、上焊垫、内连线的第二实施态样;
[0034] 图8是一仰视图,说明关于图7的芯片级封装的发光二极管结构的下焊垫、内连线 的实施态样;
[0035] 图9是一俯视图,说明第一实施例中,芯片级封装的发光二极管结构的两个覆晶 式发光二极管晶粒、上焊垫、内连线的第三实施态样;
[0036] 图10是一仰视图,说明关于图9的芯片级封装的发光二极管结构的下焊垫、内连 线的实施态样;
[0037] 图11 一俯视图,说明第一实施例中,芯片级封装的发光二极管结构的两个覆晶式 发光二极管晶粒、上焊垫、内连线的第四实施态样;
[0038] 图12是一仰视图,说明关于图11的芯片级封装的发光二极管结构的下焊垫、内连 线的实施态样;
[0039] 图13是芯片级封装的发光二极管结构的俯视图;
[0040] 图14是芯片级封装的发光二极管结构的侧视图;
[0041] 图15是相关于图13的变化实施态样;
[0042] 图16是一曲线图,说明采用不同尺寸的覆晶式发光二极管晶粒时,各芯片级封装 的发光二极管结构的出光效率相较于透镜主体的尺寸的关系;
[0043] 图17是一曲线图,说明采用不同尺寸的覆晶式发光二极管晶粒时,各芯片级封装 的发光二极管结构的光学特性差异;
[0044] 图18是一分布图,说明透镜主体的纵切面与基板的垂直面之间的夹角,对芯片级 封装的发光二极管结构的出光效率的影响;
[0045] 图19是一曲线图,说明基底层的厚度对芯片级封装的发光二极管结构的出光效 率、可视角的影响;
[0046] 图20是一立体图,说明第一实施例的芯片级封装的发光二极管结构的变化实施 态样;
[0047] 图21是一立体图,说明本发明芯片级封装的发光二极管结构的第二实施例;
[0048] 图22是一俯视图,说明前述第二实施态样的芯片级封装的发光二极管结构的三 个覆晶式发光二极管
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1