半导体器件封装件、封装方法和封装的半导体器件的制作方法
【专利说明】半导体器件封装件、封装方法和封装的半导体器件
[0001]优先权声明和交叉引用
[0002]本申请是2014年7月8日提交的标题为“Semiconductor DevicePackages, Packaging Methods, and Packaged Semiconductor Devices，，的美国专利申请第14/326，249号的部分继续申请，其全部内容通过引用结合于此作为参考。
技术领域
[0003]本发明涉及半导体器件封装件、封装方法和封装的半导体器件。
【背景技术】
[0004]半导体器件用于各种电子应用中，诸如个人电脑、移动手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层并且使用光刻图案化各个材料层以在该各个材料层上形成电路组件和元件来制造半导体器件。
[0005]通常在单个半导体晶圆上制造数十或数百的集成电路。通过沿着划线锯切集成电路来分割单个的管芯。然后，以多芯片模式或以其他封装类型来单独地封装单独的管芯。
[0006]半导体产业通过持续降低最小部件尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件被集成到给定的面积内。在一些应用中，这些诸如集成电路管芯的更小的电子组件也需要更小的封装件，这些更小的封装件比过去的封装件占用更少的面积。
【发明内容】
[0007]为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种用于半导体器件的封装件，包括:集成电路管芯安装区域；模塑料，设置在所述集成电路管芯安装区域周围；互连结构，设置在所述模塑料和所述集成电路管芯安装区域上方；以及保护图案，设置在所述互连结构周围的所述封装件的周边区域中，其中，所述保护图案包括:第一导电部件，靠近第二导电部件垂直设置在所述封装件内，其中所述第一导电部件包括第一宽度，所述第二导电部件包括第二宽度，所述第二宽度大于所述第一宽度。
[0008]根据本发明的又一些实施例，提供了一种封装半导体器件的方法，包括:将集成电路管芯连接至载体；在所述集成电路管芯周围形成模塑料；在所述模塑料和所述集成电路管芯上方形成互连结构的第一材料层；在所述集成电路管芯周围的周边区域中的所述互连结构的所述第一材料层中形成保护图案的第一导电部件，所述第一导电部件包括第一宽度；在所述互连结构的所述第一材料层上方形成所述互连结构的第二材料层；在所述互连结构的所述第二材料层中形成所述保护图案的第二导电部件，所述第二导电部件靠近所述第一导电部件并且包括第二宽度，所述第二宽度不同于所述第一宽度；以及去除所述载体。
【附图说明】
[0009]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0010]图1是根据本发明的一些实施例的封装的半导体器件的部分的截面图，其中，在封装件的周边区域中形成保护图案。
[0011]图2是根据一些实施例示出的封装的半导体器件的保护图案的顶视图。
[0012]图3是根据本发明的一些实施例的封装的半导体器件的部分的截面图，其中，在封装件的周边区域中的互连结构的导电部件层中形成保护图案。
[0013]图4是根据一些实施例的图3中所示的封装的半导体器件的部分的顶视图。
[0014]图5是根据本发明的一些实施例的封装的半导体器件的部分的截面图，其中，在封装件的周边区域中的互连结构的导电部件层中形成保护图案。
[0015]图6是根据一些实施例的图5中所示的封装的半导体器件的部分的顶视图。
[0016]图7是根据本发明的一些实施例的封装的半导体器件的部分的截面图，其中，在封装件的通孔层中形成保护图案的部分。
[0017]图8是根据一些实施例的图7中所示的封装的半导体器件的部分的顶视图。
[0018]图9是根据一些实施例的封装的半导体器件的部分的顶视图，示出了形成在封装件的角区中的保护图案的部分。
[0019]图10、图11、图12和图13是根据一些实施例的封装的半导体器件的角区的顶视图，示出了保护图案的一些示例性形状和布置。
[0020]图14是根据一些实施例示出的设置在包括保护图案的两个相邻封装的半导体器件之间的切割路径的顶视图。
[0021]图15是根据一些实施例的封装的半导体器件的截面图，其中，第一封装的半导体器件连接至第二封装的半导体器件。
[0022]图16是根据一些实施例的封装半导体器件的方法的流程图。
[0023]图17是根据一些实施例示出的包括保护图案的多个封装的半导体器件的顶视图。
[0024]图18是根据一些实施例的图17中所示的封装的半导体器件的部分的截面图。
[0025]图19是根据一些实施例的图18中所示的封装的半导体器件的部分的更详细的截面图。
[0026]图20是根据一些实施例的图17中所示的封装的半导体器件的部分的截面图。
[0027]图21是根据一些实施例示出的包括保护图案的封装的半导体器件的部分的截面图。
[0028]图22是根据一些实施例示出的图21中所示的包括保护图案的多个封装的半导体器件的顶视图。
[0029]图23示出了根据一些实施例的包括保护图案的封装的半导体器件的截面图。
[0030]图24是根据本发明的一些实施例示出的封装半导体器件的方法的流程图。
【具体实施方式】
[0031]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0032]而且，为便于描述，本文可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以便于描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括使用或操作中的器件的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间关系描述符可以同样地作相应的解释。
[0033]本发明的一些实施例提供了:用于半导体器件的新的封装件、封装半导体器件的方法和封装的半导体器件，其中，保护图案形成在封装件的周边区域中。保护图案在切割期间保护封装件面积并且可以用于对准图案。在一些实施例中，保护图案包括具有不同宽度的堆叠的导电部件，将在下文进一步描述。
[0034]首先参考图1，示出了根据本发明的一些实施例的封装的半导体器件100的部分的截面图。封装的半导体器件100包括形成在封装件的周边区域110中的保护图案111。周边区域110具有包括保护图案111的保护图案面积。保护图案111包括一个或多个导电部件112，并且在一些实施例中包括金属图案，将在下文进一步描述。
[0035]封装的半导体器件100包括封装在具有模塑料116的封装件中的集成电路管芯102，和设置在集成电路管芯102和模塑料116上方的互连结构120。模塑料116围绕和包裹集成电路管芯102。例如，模塑料116包括诸如模塑化合物或底部填充材料的绝缘材料。如图1中的虚像中(例如，在虚线中)所示，在一些实施例中，通孔106形成在模塑料116中。图1的虚像中仅示出了一个通孔106 ;但是，封装的半导体器件100可以包括其中形成的数十、数百或更多的通孔106。在其他的实施例中，通孔106不包括在模塑料116内。互连结构120电连接至集成电路管芯102。封装件包括其中设置有集成电路管芯102的集成电路管芯安装区域104。
[0036]保护图案111设置在封装件的周边区域110中，封装件设置在封装边缘142与封装件的切割路径113之间。在一些实施例中，封装边缘142包括靠近周边区域110的区域，没有导电部件穿过该区域(例如，朝向切割路径113)形成在互连结构120中。例如，在一些实施例中，封装边缘142包括互连结构120的封闭区域或边缘区域。
[0037]切割路径113包括在封装工艺之后，将在其中使用切割工艺(例如，使用锯、激光或其他器件)分割多个封装的半导体器件100的区域。例如，在一些实施例中，切割路径113可以包括晶圆级封装(WLP)技术的划线区域或划片区域。如虚像中所示，在一些实施例中，封装的半导体器件100包括形成在载体101上方的WLP。在用于集成电路管芯102的封装工艺之后，稍后去除载体101，下文参照图16将进一步描述。在其他的实施例中，载体101可以不包括在封装工艺流程中。
[0038]在一些实施例中，保护图案111设置在材料层内，互连结构120的部分形成在该材料层中。例如，在图1中，保护图案111包括设置在互连结构120的导电部件层(诸如导电线128的层和导电通孔130的层)中的多个导电部件112。因此，不需要附加的工艺步骤或材料层来将保护图案111的导电部件112包括在封装件中。可以有利地修改用于互连结构120的导电部件的现有的光刻掩膜和封装工艺，以将保护图案111包括在封装的半导体器件100中。在一些实施例中，互连结构120包括多个导电部件层，并且保护图案111的多个导电部件112设置在互连结构120的一个或多个的多个导电部件层中。
[0039]在一些实施例中，由于保护图案111的导电部件112与互连结构120的一个或多个导电部件层中的导电部件形成在相同的材料层中，所以保护图案111的导电部件112包括的材料与互连结构120的导电部件层中的导电部件的材料相同。例如，在一些实施例中，导电部件112包括金属。例如，金属包括Cu、Al、W或它们的合金、组合或多层。导电部件112也可以包括其他材料。
[0040]在一些实施例中，保护图案111的导电部件112的尺寸与互连结构120的一个或多个导电部件层中的导电部件的尺寸基本相同。例如，由于保护图案111的导电部件112与在互连结构120的导电层中形成的导电部件形成在相同的材料层中，所以保护图案111的导电部件112的厚度与互连结构120的导电层中的导电部件的厚度基本相同。保护图案111的导电部件112的宽度可以设计为与互连结构120的导电层中的导电部件的宽度基本相同。
[0041]例如，在一些实施例中，多个导电部件112包括多个第一导电部件112，并且互连结构120中的多个导电部件层包括设置在该多个导电部件层中的多个第二导电部件128和/或130。多个第一导电部件112包括第一尺寸，并且多个第二导电部件128和/或130包括第二尺寸，第一尺寸和第二尺寸基本相同。
[0042]在一些实施例中，保护图案111的导电部件112的宽度也可以设计为与互连结构120的导电层中的导电部件的宽度不同。
[0043]在一些实施例中，互连结构120包括再分布层(RDL)或后钝化互连(PPI)结构。互连结构120也可以包括其他类型的布线结构。在一些实施例中，互连结构120包括用于封装的半导体器件100的布线的多输出区域。例如，互连结构120的多输出区域可以为封装件(例如，用于凸块下金属化(UBM)结构132)提供比集成电路管芯102上的接触件124的覆盖区域大的覆盖区域。
[0044]在一些实施例中，集成电路管芯102包括在该集成电路管芯表面上形成的多个接触焊盘124，并且钝化材料108设置在集成电路管芯102以及接触焊盘124的部分上方。穿过钝化材料108中的开口将互连结构120的部分连接至集成电路管芯102的接触焊盘124。可以不包括钝化材料108。在包括通孔1