双极晶体管结构和制造双极晶体管结构的方法
【技术领域】
[0001 ] 各种实施例一般涉及双极晶体管结构和制造双极晶体管结构的方法。
【背景技术】
[0002]一般地，可在半导体技术中经由通常应用的半导体处理(包括例如成层、图案化、掺杂、热退火等)来制造双极结型晶体管(双极晶体管、BJT)。双极晶体管通常包括集电极、基极和发射极，其中在发射极和基极之间的施加的电压可用于控制在发射极和集电极之间的电流流动。双极晶体管照惯例被分类成分别具有发射极-基极结和基极-集电极结的npn型和pnp型。此外，双极结型晶体管可被配置为异质结双极晶体管(HBT)，其中发射极-基极结和基极-集电极结包括创建所谓的异质结的不同的半导体材料。而且，HBT可在SiGe技术中被制造为SiGe-HBT，其中SiGe-HBT的基极可包括硅/锗合金，例如，SiGe-HBT的基极可被分级以提供与基极-集电极结不同的发射极-基极结。
【发明内容】
[0003]根据各种实施例，双极晶体管结构可包括:衬底；在衬底中的集电极区；设置在集电极区之上的基极区，设置在基极区之上的发射极区；横向地电接触基极区的基极端子，其中基极端子包括多晶硅。
【附图说明】
[0004]在附图中，相似的参考符号遍及不同的视图一般指代相同的部件。附图不一定按比例，相反一般将重点放在说明本发明的原理上。在下面的描述中，参考附图描述了本发明的各种实施例，其中:
图1示出根据各种实施例的在示意性横截面视图中的双极晶体管结构；
图2示出根据各种实施例的在示意性横截面视图中的双极晶体管结构；
图3A和3B分别示出根据各种实施例的在示意性横截面视图中的双极晶体管结构；
图4示出根据各种实施例的在示意性流程图中的制造双极晶体管结构的方法；
图5示出根据各种实施例的在示意性流程图中的制造双极晶体管结构的方法；以及图6A到6K分别示出根据各种实施例的在制造期间的各种阶段的在示意性横截面视图中的双极晶体管结构。
【具体实施方式】
[0005]下面的详细描述指的是附图，其作为例证示出特定细节和其中本发明可被实践的实施例。
[0006]词“示例性”在本文用于意指“用作例子、实例或例证”。在本文被描述为“示例性”的任何实施例或设计不一定应被解释为相对于其它实施例或设计是优选的或有利的。
[0007]关于在侧面或表面“之上”形成的沉积材料使用的词“在…之上”在本文可用于意指可“直接在”暗指的侧面或表面“上”形成沉积材料，例如与暗指的侧面或表面直接接触而形成沉积材料。关于在侧面或表面“之上”形成的沉积材料使用的词“在…之上”在本文可用于意指可“间接在”暗指的侧面或表面“上”形成沉积材料，其中一个或多个附加的层被布置在暗指的侧面或表面和沉积材料之间。
[0008]关于“横向”延伸、“横向地”紧靠或“横向地”围绕使用的术语“横向”在本文可用于意指平行于衬底、晶片、管芯或载体的处理表面的方向。那意味着衬底的表面可用作基准，通常被称为衬底的主处理表面(或晶片的主处理表面或管芯的主处理表面)。此外，关于结构的(例如基极、集电极或发射极的)“宽度”使用的术语“宽度”在本文可用于意指结构的横向延伸。此外，关于结构的高度使用的术语“高度”在本文可用于意指沿着垂直于载体的表面(例如垂直于载体的主处理表面)的方向的结构的延伸。
[0009]例证地，可提供根据各种实施例的双极晶体管和对应的集成方案(制造双极晶体管的方法)，其中提供电接触垂直双极晶体管的基极的多晶硅电极，其中可通过在单晶集电极之上外延地生长硅来提供横向紧靠多晶硅电极的基极。用于接触基极的多晶硅电极可允许用于制造快速开关双极晶体管的容易和成本高效的方式，且此外，可能容易在互补金属氧化物半导体(CMOS )技术中集成双极晶体管与附加的结构。
[0010]根据各种实施例，可提供双极晶体管结构，其也可被称为双极结型晶体管(BJT)。此外，双极晶体管结构可被配置为异质结双极晶体管(HBT)。此外，可提供用于制造双极晶体管结构的方法。双极晶体管结构可包括集成到衬底(例如晶片、芯片或管芯)中的BJT。双极晶体管结构可包括集成到衬底中的多个双极结型晶体管。此外，双极晶体管结构例如在金属氧化物半导体(M0S)技术中可包括一个或多个双极结型晶体管和一个或多个场效应晶体管(FET)。根据各种实施例，双极晶体管结构可被包括在芯片中，芯片在互补金属氧化物半导体(CMOS)技术中包括至少一个场效应晶体管。换句话说，可在BiCMOS (双极互补金属氧化物半导体)技术中制造本文描述的双极晶体管结构，BiCMOS技术将双极结型晶体管技术和CMOS晶体管半导体技术集成到单个集成电路器件中。在CMOS技术中的晶体管一般具有低功率消耗和高输入阻抗。在双极技术中的晶体管可使得能够实现高开关频率和短开关时间。
[0011]根据各种实施例，衬底可包括双极晶体管和场效应晶体管。可通过沉积多晶硅层来提供连接双极晶体管的基极的基极-端子。所沉积的多晶硅层可同时提供场效应晶体管的栅极。
[0012]根据各种实施例，可在其中提供双极晶体管结构。HBT的集成可被以这样的方式执行，使得基极-集电极结的缺陷率与HBT的通常应用的集成方案比较被减小了。缺陷率的这样的减小可增强在处理期间的产量并可进一步允许性能改进活动。
[0013]根据各种实施例，可在其中提供双极晶体管结构。寄生基极-集电极电容可以很小，例如最小。基极-集电极电容可例如被减小到HBT的电活性区。此外，与常规HBT集成方法比较，总的HBT构形(topography)和堆叠高度可被减小。双极晶体管结构可允许在单个管芯上的HBT和附加CMOS的容易和简单的集成。此外，双极晶体管结构可允许进一步的节点收缩。根据各种实施例，双极晶体管结构的集成方案可以是基本上自对准的。
[0014]根据各种实施例，在本文描述的基极电极(基极端子)和膜堆叠的集成流程可允许固有充裕的BiCMOS集成，例如FET或M0SFET的栅极沉积和图案化可与HBT的基极电极的沉积组合。
[0015]HBT的通常应用的集成方案可包括衬底接触氧化物作为用于集电极-基极二极管集成的距离保持器，其可固有地增加集电极-基极寄生电容和HBT的总堆叠高度。在晶体缺陷中通常应用的集成方案中出现的情况下，后者可直接生长和迀移到HBT的电子活性地区中。
[0016]根据各种实施例，可提供具有基极窗口的专门的几何形状的双极晶体管结构，以用于沉积HBT的基极，且对应的工艺流程可减轻处理，例如工艺流程可容易与CMOS工艺组合。此外，根据各种实施例的工艺流程可改进HBT的射频(RF)性质。
[0017]根据各种实施例，在处理双极晶体管结构期间，可在基极被沉积在集电极之上之前例如通过形成和图案化包括基极电极层的多层堆叠且通过横向向后拉图案化的基极电极层来提供基极窗口(发射极窗口)。根据各种实施例，可提供包括在垂直技术中的HBT的双极晶体管结构。
[0018]图1示意性图示根据各种实施例的在横截面视图中的双极晶体管结构100。双极晶体管结构100可包括衬底102。根据各种实施例，衬底102可以是硅晶片、硅管芯或硅芯片。可替换地，衬底102可包括根据各种实施例的至少硅表面层102。
[0019]根据各种实施例，双极晶体管结构100可包括在衬底102中提供的集电极区104c。可例如通过局部地掺杂衬底102来提供集电极区104c。根据各种实施例，双极晶体管结构100可包括基极区104b，基极区104b可被设置在集电极区104c之上(例如直接在集电极区104c上)，使得基极区104b和集电极区104c可形成基极-集电极结104b、104c。此外，根据各种实施例，双极晶体管结构100可包括发射极区104e，发射极区104e可被设置在基极区104b之上(例如直接在基极区104b上)，使得基极区104b和发射极区104e可形成发射极-基极结104e、104b。
[0020]例证地，集电极区104c、基极区104b和发射极区104e提供双极结型晶体管104，或换句话说，双极晶体管结构100可包括双极结型晶体管104，其包括集电极区104c、基极区104b和发射极区104e。