r>[0079]请参考图14，对应力衬垫层211进行轻掺杂(源)漏注入工艺(LDD)，形成轻掺杂源漏区227，掺杂后可以进行退火工艺以激活相应的掺杂离子。
[0080]轻掺杂漏注入工艺能够使注入的杂质位于紧贴沟道区边缘的位置，为源漏区提供杂质浓度梯度，减小结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，能够防止产生热载流子。
[0081]本实施例中，所形成的晶体管可以为PM0S晶体管，在对应力衬垫层211进行轻掺杂漏注入工艺时，所注入的杂质离子可以为硼离子(硼离子可以由硼单质或二氟化硼产生)。
[0082]请参考图15，在轻掺杂漏注入工艺后，在栅极结构两侧形成侧墙229。
[0083]本实施例中，侧墙229的材料可以为氮化硅。
[0084]请参考图16，以侧墙229为掩模，对应力衬垫层211进行源漏离子注入工艺，形成重掺杂区231，掺杂后可以进行退火工艺以激活相应的掺杂离子。
[0085]本实施例中，所形成的晶体管可以为PM0S晶体管，在对应力衬垫层211进行源漏离子注入工艺时，所注入的杂质离子可以为硼离子。
[0086]需要特别说明的是，源漏离子注入工艺注入的硼离子浓度较大，现有方法形成的晶体管中，该注入工艺注入的硼离子易扩散到沟道区中，并且硼离子的扩散作用强，重掺杂区231中的硼离子向沟道区的横向扩散严重。但是本实施例中，由于绝缘阻挡层209的存在，其能够很好地防止重掺杂区231中的硼离子扩散到沟道区，从而提高所形成的PM0S晶体管的质量。
[0087]本发明所提供的晶体管的形成方法中，先在半导体衬底200上形成所述掩膜堆叠结构，然后在所述掩膜堆叠结构两侧的半导体衬底200内形成第一凹槽205，并在凹槽的侧壁形成绝缘阻挡层209，之后采用应力衬垫层211填充满第一凹槽205，则此时，绝缘阻挡层209会阻挡在应力衬垫层211与所述掩膜堆叠结构下方的半导体衬底200之间，后续将所述掩膜堆叠结构去除，并在半导体衬底200上形成半导体层219，在半导体层219上形成栅极结构，再对应力衬垫层211进行轻掺杂漏注入工艺和源漏离子注入工艺。最终形成的晶体管中，绝缘阻挡层209阻挡在绝大部分的应力衬垫层211侧面，防止应力衬垫层211中掺杂的离子(主要是通过源漏离子注入工艺掺杂的硼离子)扩散到沟道区，防止短沟道等问题的发生，提高晶体管的性能。
[0088]本发明实施例还提供一种晶体管，所述晶体管可以采用前述实施例所提供的形成方法形成，因此，可参考前述实施例相应内容。
[0089]具体的，请参考图16，所述晶体管包括半导体衬底200，位于半导体衬底200上的栅极结构(所述栅极结构包括栅介质层221和位于栅介质层221上的栅极层225)，位于栅极两侧的侧墙229，位于栅极结构两侧半导体衬底200内的应力衬垫层211，应力衬垫层211中具有轻掺杂源漏区227和重掺杂区231。所述晶体管还包括位于半导体衬底200与栅极结构之间的半导体层219，以及位于半导体层219下方的半导体衬底200与应力衬垫层211之间的绝缘阻挡层209。
[0090]本实施例中，绝缘阻挡层209的材料可以包括氧化硅和氮化硅的至少其中之一。绝缘阻挡层209的厚度范围可以为5nm?50nm。半导体层219的厚度范围可以为10nm?lOOnm。具体上述材料和厚度的选择原因可参考前述实施例相应内容。
[0091]本实施例所提供的晶体管中，具有位于半导体衬底200上的半导体层219，位于半导体层219上的栅极结构，位于栅极结构两侧半导体衬底200内的应力衬垫层211，应力衬垫层211中具有轻掺杂源漏区227和重掺杂区231，并且所述晶体管还具有半导体层219下方的半导体衬底200与应力衬垫层211之间的绝缘阻挡层209，因此，重掺杂区231中注入的杂质离子(例如硼离子)不易扩散到沟道区(沟道区位于半导体层219及其下方的半导体衬底200中),因此，所述晶体管的性能提闻。
[0092]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种晶体管的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上形成掩膜堆叠结构； 在所述掩膜堆叠结构两侧的半导体衬底内形成第一凹槽； 在所述第一凹槽的侧壁形成绝缘阻挡层； 在所述第一凹槽内填充满应力衬垫层； 在所述应力衬垫层上形成介质层，所述介质层上表面与所述掩膜堆叠结构上表面齐平； 去除所述掩膜堆叠结构，直至形成暴露所述半导体衬底的第二凹槽； 在所述第二凹槽底部形成半导体层； 在所述半导体层上形成栅极结构，所述栅极结构填充满所述第二凹槽。2.如权利要求1所述的晶体管的形成方法，其特征在于，所述绝缘阻挡层的材料包括氧化娃和氮化娃的至少其中之一ο3.如权利要求1或2所述的晶体管的形成方法，其特征在于，所述绝缘阻挡层的厚度范围为5nm?50nmo4.如权利要求1所述的晶体管的形成方法，其特征在于，所述半导体层的厚度范围为10nm ?lOOnm。5.如权利要求1所述的晶体管的形成方法，其特征在于，采用外延生长方法在所述第一凹槽内填充满所述应力衬垫层。6.如权利要求1所述的晶体管的形成方法，其特征在于，采用外延生长方法在所述第二凹槽底部形成所述半导体层。7.如权利要求1所述的晶体管的形成方法，其特征在于，所述介质层的材料为氧化硅。8.如权利要求1所述的晶体管的形成方法，其特征在于，所述掩膜堆叠结构包括位于所述半导体衬底上的氧化硅层和位于所述氧化硅层上的氮化硅层。9.如权利要求1所述的晶体管的形成方法，其特征在于，在所述第一凹槽的侧壁形成所述绝缘阻挡层包括: 在所述第一凹槽的底部和侧壁形成绝缘阻挡材料层； 采用各向异性干法刻蚀工艺去除位于所述第一凹槽底部的所述绝缘阻挡材料层，剩余所述绝缘阻挡层保留为所述绝缘阻挡层。10.如权利要求1所述的晶体管的形成方法，其特征在于，在形成所述栅极结构后，还包括以下步骤: 去除所述介质层以重新暴露所述应力衬垫层； 对所述应力衬垫层进行轻掺杂漏注入工艺； 在所述轻掺杂漏注入工艺后，在所述栅极结构两侧形成侧墙； 以所述侧墙为掩模，对所述应力衬垫层进行源漏离子注入工艺。11.一种晶体管，包括: 半导体衬底； 位于所述半导体衬底上的栅极结构； 位于所述栅极结构两侧半导体衬底内的应力衬垫层； 其特征在于，还包括: 位于所述半导体衬底与所述栅极结构之间的半导体层； 位于所述半导体层下方的半导体衬底与所述应力衬垫层之间的绝缘阻挡层。12.如权利要求11所述的晶体管，其特征在于，所述绝缘阻挡层的材料包括氧化硅和氮化硅的至少其中之一。13.如权利要求11或12所述的晶体管，其特征在于，所述绝缘阻挡层的厚度范围为5nm ?50nmo14.如权利要求11所述的晶体管，其特征在于，所述半导体层的厚度范围为10nm?100nmo
【专利摘要】一种晶体管及其形成方法。其中，所述晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底上形成掩膜堆叠结构；在所述掩膜堆叠结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽的侧壁形成绝缘阻挡层；在所述第一凹槽内填充满应力衬垫层；在所述应力衬垫层上形成介质层，所述介质层上表面与所述掩膜堆叠结构上表面齐平；去除所述掩膜堆叠结构，直至形成暴露所述半导体衬底的第二凹槽；在所述第二凹槽底部形成半导体层；在所述半导体层上形成栅极结构，所述栅极结构填充满所述第二凹槽。所述形成方法形成的晶体管性能提高。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105374681
【申请号】CN201410431678
【发明人】刘金华
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月2日
【申请日】2014年8月28日