一种闪存器件的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种闪存器件。
【背景技术】
[0002]闪存(Flash memory)是基于EPROM和EEPR0M发展起来的一种新型非挥发性半导体存储器，它具有价格便宜、工艺相对简单、可方便快速的进行多次擦写的特点，自问世以来，闪存在存储领域得到了广泛的应用，主要应用于便携式设备及嵌入式系统中。
[0003]Nor flash依靠热电子注入的方式来存储数据，即电子在沟道中被漏端和源端的横向电场加速，在漏端附近形成热电子，通过声子散射，在栅极纵向电场的作用下，部分电子会通过隧穿氧化层，注入到浮栅中，器件的阈值电压随之改变，以此达到存储数据的目的。编程速度和编程效率是Nor flash器件的重要参数之一，在传统的flash器件中，只有少部分的电子可以成为热电子，注入到浮栅中，大部分电子通过漏端流出，因此器件的编程速度及编程效率受到了极大的影响，为了提高编程效率，需要在漏端加较高的编程电压。而较高的编程电压使器件的功耗增加，限制了器件单元的进一步缩小，flash的存储容量也很难提高。SOI flash利用二维电场调制效应，极大的提高了漏端电场，器件的编程效率也得到了很大的提高，但由于其特有的BOX (Buried oxide),会造成浮体效应，导致空穴在体区累积，且由于散热性能差，容易产生高温，器件的编程效率很难控制，限制了其应用。
[0004]因此，如何设计一种既可以提高漏端电场，又不会造成浮体效应的SOI Flash存储器件单元成为本领域技术人员致力研究的方向。
[0005]中国专利(公开号:CN101692450A)公开了一种MM0S FLASH存储单元结构及其制造方法，所述存储单元结构包括多晶硅浮栅、多晶硅选择栅和多晶硅控制栅，通过在硅衬底处形成沟道，将多晶硅浮栅在沟道内进行淀积，有效利用沟道侧壁来缩小多晶硅浮栅的长度，从而进一步缩小存储单元的面积。此外，该发明可以防止结深内搀杂离子扩散增加结深，还能有效提高“写”操作电路的效率。
[0006]中国专利(公开号:CN102738169AA)公开了一种快闪存储器及其制备方法，属于半导体存储器技术领域。本存储器包括埋氧层，其上设有源端、沟道、漏端，沟道位于源端与漏端之间，沟道之上依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层、多晶硅控制栅，源端与沟道之间设有一氮化硅薄层。该方法为:1)浅槽隔离S0I硅衬底，形成有源区；2)在硅衬底上依次生长隧穿氧化层、第一多晶硅层并制备多晶硅浮栅，生长阻挡氧化层、第二多晶硅层并制备多晶硅控制栅；3)刻蚀生成栅堆栈结构；4)在栅堆栈结构一侧的制备漏端；对另一侧的硅薄膜进行刻蚀，生长一氮化硅薄层，然后进行硅材料的回填并制备源端。该发明具有编程效率高、功耗低、有效抑制源漏穿通效应。
[0007]上述两件专利均未公开本发明通过仅于漏端下方的半导体衬底中设置埋氧层，从而利用二维电场的调制作用，增强漏极附近的电场，提高热载流子的产生几率，在提高了编程速度的同时，消除了浮体效应，进而使得器件的编程效率得到了稳定的控制。
【发明内容】
[0008]针对上述存在的问题，本发明公开一种闪存器件，以克服现有技术的闪存器件结构中，只有少部分的电子可以成为热电子注入到浮栅中，大部分电子通过漏端流出，从而影响器件的编程速度及编程效率问题，而采用SOI闪存器件又容易产生浮体效应的问题。
[0009]为了实现上述目的，本申请记载了一种闪存器件，所述闪存器件包括存储单元阵列区，所述存储单元阵列区包括:
[0010]第一衬底以及设置于所述第一衬底之上的第二衬底；
[0011 ] 位于所述第二衬底之上设置有若干存储单元，
[0012]位于所述存储单元两侧的第二衬底内设置有源极和漏极；
[0013]所述第一衬底的部分上表面还设置有一埋氧层，通过所述埋氧层将所述漏极和所述第一衬底予以隔离。
[0014]上述的闪存器件，其中，所述存储单元包括浮栅以及位于所述浮栅顶部的控制栅，且所述浮栅与所述控制栅通过一介质层进行隔离。
[0015]上述的闪存器件，其中，所述介质层为0N0介质层。
[0016]上述的闪存器件，其中，所述存储单元与所述第二衬底之间设置有一隧穿氧化层。
[0017]上述的闪存器件，其中，在生长隧穿氧化层之后，通过注氧隔离技术于第一衬底和第二衬底之间形成所述埋氧层。
[0018]上述的闪存器件，其中，所述埋氧层的材质为二氧化硅。
[0019]上述的闪存器件，其中，所述埋氧层仅设置于所述漏极下方。
[0020]上述的闪存器件，其中，所述第一衬底和第二衬底均为硅衬底。
[0021]上述的闪存器件，其中，所述浮栅及所述控制栅为多晶硅栅或金属栅。
[0022]上述的闪存器件，其中，所述源极和漏极顶部形成有自对准硅化物层。
[0023]上述发明具有如下优点或者有益效果:
[0024]本发明公开的一种闪存器件，通过仅于漏极下方设置埋氧层，一方面利用二维电场的调制作用，使漏端附近的电场加强，电子空穴碰撞的几率增加，从而提高热载流子的产生几率，使得更多的电子变为热电子注入到浮栅中，极大的提高了器件的编程效率。另一方面碰撞电离产生的空穴可以通过埋氧层旁边的硅衬底流出去，从而避免了空穴的累积，彻底的消除了浮体效应，使器件的编程效率得到了稳定的控制。且由于本发明极大的提高了器件的编程效率，因此器件的编程电压可以降低，而较低的编程电压降低了电路的动态功耗，同时可以减弱漏端干扰(Disturb)的影响,器件的尺寸可以进一步缩小(shrink)。本发明利用局部SOI(Partial-SOI)技术，漏端的漏电流也可以得到极大的改善，从而降低了电路的静态功耗。较低的编程电压及较低的功耗可以设计得到较大容量的存储器。
[0025]具体
【附图说明】
[0026]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0027]图1是本发明实施例中闪存器件结构示意图。
【具体实施方式】
[0028]下面结合附图和具体的实施例对本