发明作进一步的说明，但是不作为本发明的限定。
[0029]图1是本发明实施例中闪存器件结构示意图；如图1所示:
[0030]本实施例涉及一种闪存器件，该闪存器件包括存储单元阵列区，该存储单元阵列区包括第一衬底1001以及设置于该第一衬底1001之上的第二衬底1002，位于上述第二衬底1002之上设置有若干存储单元，该存储单元包括浮栅(Floating Gate) 103以及位于浮栅103顶部的控制栅105，且浮栅103与控制栅105通过一 0N0介质层(包括第一氧化物层1041、氮化硅层1042和第二氧化物层1043) 104进行隔离，一隧穿氧化层(Tunox) 101设置于上述存储单元与第二衬底1002之间，位于该存储单元两侧的第二衬底1002内设置有源极1021和漏极1022，上述第一衬底1001的部分上表面还设置有一埋氧层106，通过该埋氧层106将漏极1022和所述第一衬底1001予以隔离。
[0031]在本发明的实施例中，在生长隧穿氧化层101之后，通过注氧隔离技术(separat1n by implantat1n of oxygen,简称 SIM0X)于第一衬底 1001 和第二衬底 1002之间形成埋氧层106。
[0032]此外，为了在增强漏端附近电场、提高热载流子产生几率的同时，使得同时产生的空穴可以从埋氧层的旁边通过衬底更快的流出，从而巧妙的避免空穴的累积，彻底消除浮体效应，上述埋氧层106仅设置于漏极1022下方，从而使得埋氧层的旁边具有更大的空间以方便空穴更快的流出，在本发明的实施例中，该埋氧层106只要能隔离漏极1022和第一衬底1001，且空穴能从埋氧层的旁边通过第二衬底1002流出即可，优选的，该埋氧层106位于漏极1022与P阱(或N阱)结的底部。
[0033]优选的，上述埋氧层106的材质为二氧化硅，上述浮栅103及控制栅105为多晶硅栅或金属栅。
[0034]在本发明的实施例中，上述第一衬底1001和第二衬底1002均为硅衬底，即第一衬底1001和第二衬底1002实质为同一硅衬底100。
[0035]优选的，上述源极1021和漏极1022顶部形成有自对准硅化物层以进一步降低器件的电阻(图中未示出)。
[0036]由上述实施例可知，通过仅于存储器单元漏极与P阱(或N阱)结的底部引入薄层氧化硅，利用二维电场的调制作用，使漏端附近的电场加强，电子空穴碰撞的几率增加，从而提高热载流子的产生几率，使得更多的电子变为热电子注入到浮栅中，极大的提高了器件的编程效率。同时碰撞电离产生的空穴可以通过埋氧层旁边的硅衬底流出去，从而避免了空穴的累积，彻底的消除了浮体效应，使器件的编程效率得到了稳定的控制。
[0037]综上所述，本发明公开的闪存器件，利用局部SOI(Partial-SOI)技术极大的提高了器件的编程效率，进而器件的编程电压降低，而较低的编程电压降低了电路的动态功耗，同时减弱了漏端干扰(Disturb)的影响，漏端的漏电流也可以得到极大的改善，从而降低了电路的静态功耗，从而可以得到较大容量的存储器，且器件的散热性能好，编程的稳定性闻，易于控制。
[0038]本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0039]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种闪存器件，其特征在于，所述闪存器件包括存储单元阵列区，所述存储单元阵列区包括: 第一衬底以及设置于所述第一衬底之上的第二衬底； 位于所述第二衬底之上设置有若干存储单元， 位于所述存储单元两侧的第二衬底内设置有源极和漏极； 所述第一衬底的部分上表面还设置有一埋氧层，通过所述埋氧层将所述漏极和所述第一衬底予以隔离。2.如权利要求1所述的闪存器件，其特征在于，所述存储单元包括浮栅以及位于所述浮栅顶部的控制栅，且所述浮栅与所述控制栅通过一介质层进行隔离。3.如权利要求2所述的闪存器件，其特征在于，所述介质层为ΟΝΟ介质层。4.如权利要求1所述的闪存器件，其特征在于，所述存储单元与所述第二衬底之间设置有一隧穿氧化层。5.如权利要求1所述的闪存器件，其特征在于，在生长隧穿氧化层之后，通过注氧隔离技术于第一衬底和第二衬底之间形成所述埋氧层。6.如权利要求1所述的闪存器件，其特征在于，所述埋氧层的材质为二氧化硅。7.如权利要求1所述的闪存器件，其特征在于，所述埋氧层仅设置于所述漏极下方。8.如权利要求1所述的闪存器件，其特征在于，所述第一衬底和第二衬底均为硅衬底。9.如权利要求1所述的闪存器件，其特征在于，所述浮栅及所述控制栅为多晶硅栅或金属栅。10.如权利要求1所述的闪存器件，其特征在于，所述源极和漏极顶部形成有自对准硅化物层。
【专利摘要】本发明公开的一种闪存器件，通过仅于漏端下方设置埋氧层，一方面利用二维电场的调制作用，使漏端附近的电场加强，电子空穴碰撞的几率增加，从而提高热载流子的产生几率，使得更多的电子变为热电子注入到浮栅中，极大的提高了器件的编程效率。另一方面碰撞电离产生的空穴可以通过埋氧层旁边的硅衬底流出去，从而避免了空穴的累积，彻底的消除了浮体效应，使器件的编程效率得到了稳定的控制。且由于本发明极大的提高了器件的编程效率，因此器件的编程电压可以降低，而较低的编程电压降低了电路的动态功耗，同时可以减弱漏端干扰的影响。
【IPC分类】H01L29/788, H01L29/06, H01L27/115
【公开号】CN105470257
【申请号】CN201410273594
【发明人】齐瑞生, 田志, 陈广龙
【申请人】上海华力微电子有限公司
【公开日】2016年4月6日
【申请日】2014年6月18日