结，但不限于此。
[0115] 此外，可在陶瓷主体的暴露有第一内电极的第=端表面上W及陶瓷主体的暴露有 第二内电极的第四端表面上形成外电极。
[0116] 可通过在陶瓷主体的第=端表面和第四端表面上涂敷导电膏并对其进行烧结来 形成外电极，但外电极的形状和形成外电极的方法不受具体限制。 。…]试輪示例
[0118] 制备第二电介质浆料，其中，第二电介质浆料包含铁酸领度aTi〇3)粉末、粘结剂、 溶剂W及50nm至200nm的氧化儀粉末。
[0119] 可在阳T膜上涂敷第二电介质浆料，并对其进行干燥，从而形成第二生片。接下 来，将第二生片从PET膜剥落。化合适的厚度堆叠多个第二生片，并对其进行切割，从而形 成用于形成上覆盖部和下覆盖部中的每个的第二生片多层主体。本试验中所使用的第二生 片多层主体的尺寸为大约2mmX ImmX Imm(长度X宽度X厚度）。
[0120] 表1示出了通过使用扫描电子显微镜（SEM)对按照上述方法将5wt%的氧化儀添 加到第二电介质浆料中制备的样品1、2和3(第二生片多层主体）进行观察而获得的结果。 更具体地，表1示出了每个第二生片多层主体的每42 y m2截面检测到的氧化儀颗粒的数量 与检测到的铁酸领颗粒的数量的比。
[0121] 表2示出了通过感应禪合等离子体（ICP，in化Ctively coupled plasma)光谱法 检测到的样品1至3中氧化儀的量。
[0126] 表3示出了将不包含氧化儀的对比示例的生片多层主体与样品I至3的各个生片 多层主体对比，开始进行赔烧时残留碳的量。
[0127] [表引 [012 引
[0129]
[0130] 参照表3,能够看出，样品1至3中残留碳的量小于根据不包含氧化儀的对比示例 的生片多层主体中的残留碳的量。
[0131] 表4示出了观察初始热分解行为时，根据第二电介质浆料中氧化儀的添加量而变 化的重量降低比率。在表4中，无氧化儀样品（氧化儀：0wt% )为参考样品，基于无氧化儀 样品测量了每个样品根据氧化儀的添加的重量降低比率。
[0132] [表"
[0134] 参照表4,能够看出，随着第二电介质浆料中氧化儀含量的增大，在初始热分解行 为时重量降低比率增大，但当第二电介质浆料中的氧化儀含量高于lOwt%时，残留碳去除 效率降低，并且重量降低比率明显降低。
[0135] 表5示出了根据第二电介质浆料中的氧化儀含量而变化的与陶瓷主体的密 度、内层部中的介电层的介电常数、损耗因子、室溫下记录的绝缘电阻（IR, insulation resistance)有关的值。
[0136] 如下制备用于获得表5中示出的结果的多层陶瓷电子组件。
[0137] 制备第一电介质浆料，其中，第一电介质浆料包含铁酸领度aTi〇3)粉末、粘结剂、 溶剂，然后将第一电介质浆料涂敷到PET膜，从而形成第一生片。
[013引然后，制备第二电介质浆料，其中，第二电介质浆料包含铁酸领度aTi03)粉末、粘 结剂、溶剂W及大约50nm至200nm的根据表5中示出的氧化儀含量的氧化儀粉末，然后将 第二电介质浆料涂敷到PET膜上，从而形成第二生片。
[0139] 接下来，将含有儀（Ni)的内电极膏涂敷到第一生片。
[0140] 接下来，堆叠其上涂敷有内电极膏的第一生片W形成第一生片多层主体，在第一 生片多层主体的上表面和下表面上化合适的厚度堆叠第二生片，接下来，对其进行切割，从 而制备用于形成陶瓷主体的生片多层主体。
[0141] 随后，使生片多层主体经历脱脂工艺和烧结，从而形成陶瓷主体。在大约340°C至 850°C下执行脱脂工艺达60小时，然后在成-&气氛下在大约115(TC时执行烧结达大约12 小时。
[0142] 本实验中使用的陶瓷主体的尺寸为大约2mmX ImmX Imm(长度X宽度X厚度）， 上覆盖部和下覆盖部的厚度均为大约30 ym。
[0143] [表引
[0145] 参照表5,当第二电介质浆料中的氧化儀的含量低于Iwt%时，损耗因子增大，当 氧化儀的含量高于lOwt%时，损耗因子增大，且绝缘电阻减小。
[0146] 如前所述，根据示例性实施例，可提供一种陶瓷主体中残留碳的含量低的多层陶 瓷电子组件及其制造方法。
[0147] 虽然已经在上面示出和描述了示例性实施例，但本领域技术人员将清楚的是，在 不脱离由权利要求限定的本公开的范围的情况下，可W做出修改和变型。
【主权项】
1. 一种多层陶瓷电子组件，包括： 内层部，包括交替设置的介电层和内电极； 覆盖部，设置在内层部的上表面和下表面上， 其中，覆盖部包含镍金属。2. 根据权利要求1所述的多层陶瓷电子组件，其中，以覆盖部的总重量为基准，覆盖部 包含0· 18wt%至19wt%的镍金属。3. 根据权利要求1所述的多层陶瓷电子组件，其中，以覆盖部的总重量为基准，覆盖部 包含1. 8wt %至9. 5wt %的镍金属。4. 根据权利要求1所述的多层陶瓷电子组件，其中，在包括内层部和覆盖部的陶瓷主 体的在宽度方向-厚度方向的截面中，满足〇. 2142彡Aa/Ac彡0. 4911，其中，Ac为陶瓷主 体的面积，Aa为内电极的重叠的面积。5. 根据权利要求1所述的多层陶瓷电子组件，其中，满足1. 826彡C/M彡4. 686,其中， C为每个覆盖部的厚度，Μ为内层部的在宽度方向上的边缘的尺寸。6. -种制造多层陶瓷电子组件的方法，所述方法包括以下步骤： 使用第一电介质浆料制备多个第一生片； 使用包含氧化镍颗粒的第二电介质浆料制备多个第二生片； 在第一生片上形成内电极图案； 堆叠第一生片和第二生片以制备生片多层主体； 对生片多层主体进行烧结以制备多层主体，其中，所述多层主体包括第一介电层和内 电极交替地设置的内层部以及设置在内层部的上表面和下表面上的覆盖部。7. 根据权利要求6所述的方法，其中，覆盖部包含在生片多层主体的烧结过程中通过 第二生片中包含的氧化镍颗粒的还原而形成的镍金属。8. 根据权利要求6所述的方法，其中，以第二电介质浆料的总重量为基准，第二电介质 衆料包含0. lwt%至10wt%的氧化镍颗粒。9. 根据权利要求6所述的方法，其中，以第二电介质浆料的总重量为基准，第二电介质 衆料包含lwt %至5wt %的氧化镍颗粒。10. 根据权利要求6所述的方法，其中，氧化镍颗粒具有50nm至200nm的颗粒尺寸。11. 根据权利要求6所述的方法，其中，氧化镍颗粒具有100nm至150nm的颗粒尺寸。12. 根据权利要求6所述的方法，其中，在陶瓷主体的在宽度方向-厚度方向的截面中， 满足0. 2142彡Aa/Ac彡0. 4911，其中，Ac为陶瓷主体的面积，Aa为内电极的重叠的面积。13. 根据权利要求6所述的方法，其中，满足1.826彡C/M彡4. 686,其中，C为每个覆 盖部的厚度，Μ为内层部的在宽度方向上的边缘的尺寸。
【专利摘要】提供一种多层陶瓷电子组件及其制造方法。所述多层陶瓷组件包括：内层部，包括交替设置的介电层和内电极；覆盖部，设置在内层部的上表面和下表面上。覆盖部包含镍金属。
【IPC分类】H01G4/005, H01G4/30, H01G4/12
【公开号】CN105575664
【申请号】CN201510662129
【发明人】李银贞, 尹惠善, 李成浩, 金孝燮
【申请人】三星电机株式会社
【公开日】2016年5月11日
【申请日】2015年10月14日
【公告号】US20160126014