1.逻辑分析仪阈值电压调整电路，包括FPGA芯片，其特征在于，还包括信号调理阻容网络、电阻分压电路以及PWM转直流基准电路；
电阻分压电路的输入端与FPGA芯片HSTL输入IO组的电源端(HSTL VCC)相连，并通过输入电压值(VCC1)供电，其输出端与FPGA芯片该组IO的基准电压端(HSTL Vref)相连，且电阻分压电路的输出电压值(Vref)为其输入电压值(VCC1)的一半；
信号调理阻容网络的输入端连接外部被测信号，外部被测信号的高电平电压值(Vin)的中间值(Vin/2)为所需阈值电压；FPGA芯片的第一脉宽调制输出端(PWM out1)和第二脉宽调制输出端(PWM out2)经PWM转直流基准电路连接至信号调理阻容网络；FPGA产生两路PWM信号：PWM1和PWM2，两路PWM信号分别经过PWM转直流基准电路低通滤波后进行差分放大，产生可调偏置输出电压(VOS)；以可调偏置输出电压(VOS)作为基准，与经过信号调理阻容网络调理的外部被测信号(Vin)合成后输出至FPGA芯片的标准接口输入端(HSTL In)。
2.根据权利要求1所述的电路，其特征在于：所述PWM转直流基准电路包括第一低通滤波电路、第二低通滤波电路、第一运算放大器(OPA1)及第二运算放大器(OPA2)；
所述第一低通滤波电路和第二低通滤波电路的输入端分别与FPGA芯片的第一脉宽调制输出端(PWM out1)和第二脉宽调制输出端(PWM out2)相连；第一低通滤波电路的输出端经第一运算放大器(OPA1)同相跟随后输出到第二运算放大器(OPA2)的反相输入端，第二低通滤波电路的输出端与第二运算放大器(OPA2)的同相输入端相连；
第一运算放大器(OPA1)的输出端与第二运算放大器(OPA2)的反相输入端之间连接有第一比例电阻(R17)，第二运算放大器(OPA2)的反相输入端与其输出端之间连接有第二比例电阻(R18)。
3.根据权利要求1所述的电路，其特征在于：所述信号调理阻容网络包括第一串联电阻(R1)、第一连接电阻(R2)、第一并联电容(C1)、第一抑制电阻(R3)及第一下拉电阻(R7)；
第一下拉电阻(R7)的一端接地，另一端与第一抑制电阻(R3)相连，第一下拉电阻(R7)与第一抑制电阻(R3)的连接端为外部被测信号输入端；
所述第一串联电阻(R1)与第一并联电容(C1)并联连接，其并联连接后的一端与第一抑制电阻(R3)的另一端连接，并联连接后的另一端与FPGA芯片的标准接口输入端(HSTL In)相连，并且通过第一连接电阻(R2)连接至PWM转直流基准电路的输出端。
4.根据权利要求1所述的电路，其特征在于：所述电阻分压电路包括第一分压电阻(R9)、第一稳压电容(C9)及第二分压电阻(R10)；第一分压电阻(R9)与第一稳压电容(C9)并联后与第二分压电阻(R10)的一端相连，其连接端即为电阻分压电路的输出端；第一分压电阻(R9)与第一稳压电容(C9)并联后的另一端接地第二分压电阻(R10)的另一端与FPGA芯片HSTL输入IO组的电源端(HSTL VCC)相连，且第一分压电阻(R9)与第二分压电阻(R10)的阻值相等。
5.根据权利要求2所述的电路，其特征在于：所述第一低通滤波电路包括第一滤波电阻(R13)、第一滤波电容(C5)、第二滤波电阻(R14)及第二滤波电容(C6)，所述第一滤波电阻(R13)与第二滤波电阻(R14)串联后连接至第一运算放大器(OPA1)的正向输入端，第一滤波电阻(R13)与第二滤波电阻(R14)的连接端通过第一滤波电容(C5)接地，第二滤波电阻(R14)与第一运算放大器(OPA1)的连接端通过第二滤波电容(C6)接地。
6.根据权利要求5所述的电路，其特征在于：所述PWM转直流基准电路的输出端通过并联连接的第二稳压电容(C10)和第三稳压电容(C11)接地。
7.根据权利要求1-6任一项所述的电路，其特征在于，得到阈值电压(Vin/2)调整依据：2*dc2-dc1＝(VCC1-Vin/2)/VCC2，其中，dc1和dc2分别为信号PWM1和PWM2的占空比，VCC2为FPGA芯片的脉宽调制电源端(PWM VCC)的电压值，通过调整dc1和dc2实现阈值电压(Vin/2)调整。