技术总结
本实用新型公开了一种基于传输门和SET检测的三路互锁存触发器电路，该三路互锁存触发器电路是由时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路组成；本实用新型的技术方案采用SET检测三路互锁存技术，从而可以减少延时滤波产生的较大的建立时间，从而使触发器的时序性能更好，提高了电路的工作频率，具有更好的抗SEU特性。
技术研发人员：丁文祥;蔡雪原;程飞;夏强胜
受保护的技术使用者：安庆师范大学
技术研发日：2018.08.24
技术公布日：2019.04.05