放大器中的脉冲消隐的制作方法

相关申请案本申请案主张2018年6月7日申请的第201841021304号印度临时申请案的优先权，所述申请案特此以引用方式并入。本申请案的实施例涉及电子电路。
背景技术：
：d类放大器用于多种应用中，例如用于驱动扬声器。d类放大器提供比a类、b类或ab类放大器更好的效率。然而，在低功率电平下，由于功率晶体管充电及放电的固有电容引起的d类开关损耗可为显著的，尤其是在音频应用中的空闲信道期间(例如，在没有可感知音频信号将被放大且提供到扬声器时)。对于音频应用，音频信号通常具有相对较高峰值平均比。通常，输入音频信号具有相对较低振幅。此外，开关频率音调通常存在于d类输出中。音调使d类带外性能降级且可与数/模转换器开关频率互相调制且同样使带内噪声性能降级。技术实现要素：一种电路包含：比较器，其比较模拟信号与斜坡信号以生成脉冲宽度调制输出信号；及驱动器，其生成用于多个功率晶体管的控制信号。脉冲消隐电路接收所述脉冲宽度调制输出信号。对于所述脉冲宽度调制输出信号的每一脉冲，所述脉冲消隐电路响应于所述脉冲的宽度大于阈值将所述脉冲传递到所述驱动器。响应于所述脉冲的所述宽度小于所述阈值，所述脉冲消隐电路防止所述脉冲被传递到所述驱动器。附图说明对于各种实例的详细描述，现将参考附图，其中：图1说明根据实例的用于驱动负载的放大器。图2展示图1的放大器中可用的误差积分器的实例。图3a展示低侧循环电路的实例实施方案。图3b展示图1的放大器中包含的低侧循环电路的操作的波形。图4展示图1的放大器中包含的脉冲消隐电路的实例。图5展示图4的脉冲消隐电路的操作的波形。图6展示脉冲消隐电路中可用的模拟延迟元件的实例。图7展示可用作脉冲消隐电路中的延迟元件的计数器的实例。图8展示根据实例的放大器的操作方法。具体实施方式本文描述通过使比定义的阈值窄的脉冲宽度调制脉冲消隐来降低开关损耗的放大器(例如，d类放大器)。所述阈值通常对应于低输入信号振幅。窄脉冲通常对应于误差信号的低电平，且在低误差信号电平下操作放大器可为无效的。通过使用于驱动放大器的功率晶体管的脉冲消隐，放大器在低误差信号电平下被有效地关断，借此缓解无效问题。一旦积分误差电平超过阈值，脉冲再次被准许用于驱动放大器的功率晶体管。图1展示放大器100的实例。图1的实例放大器基于d类放大器架构实施。图1的放大器包含数/模转换器(dac)101、减法器102、误差积分器104、比较器106、斜坡产生器107、低侧循环(lsr)电路108、脉冲消隐电路110、驱动器112及多个晶体管m1、m2、m3及m4。在一些实例中，图1中的模拟信号(信号103、误差信号(err)105及积分误差(int_err)信号109)实施为差分信号，尽管在其它实例中，其可为单端的。晶体管m1到m4包括功率晶体管且由来自驱动器112的控制信号控制。驱动器112断言控制信号以接通及关断各种晶体管m1到m4以借此驱动负载115。在图1的实例中，负载115被展示为扬声器，且因此在此实例中，放大器100是音频放大器。然而，在其它实例中，负载115可不同于扬声器。在此实例中，晶体管m1到m4包括n型金属氧化物半导体场效应晶体管(nmos)，但在其它实例中，可实施为p型金属氧化物半导体场效应晶体管(pmos)、双极结晶体管(n型或p型)或其它类型的晶体管。m1及m3的漏极耦合在一起且耦合到正供应电压节点(vdd)。m1的源极耦合到m2的漏极，且m3的源极耦合到m4的漏极。m2及m4的源极耦合到接地节点。负载115耦合到互连m1及m2的节点116且耦合到互连m3及m4的节点117，如展示。节点116及117从放大器100提供输出电压。驱动器112断言到m1到m4的栅极中的每一者的控制信号以个别地接通及关断每一相应晶体管。举例来说，驱动器112接通m1及m4以导致节点116是大约vdd，而节点117是大约接地。在交替状态中，驱动器112接通m3及m2以导致节点117是大约vdd，而节点116是大约接地。m1及m2不会同时被接通且m3及m4不会同时被接通。dac101接收数字输入信号(digin)99且将所述数字输入信号转换成模拟信号等效物(信号103)。模拟信号103被提供到减法器102。来自节点116及117的输出电压也被提供到减法器102。减法器102从模拟信号103减去跨节点116及117的输出电压以产生误差信号(err)105。误差信号105的量值是信号103与节点116上的放大器的输出电压之间的差的函数。放大器100通过控制晶体管m1到m4的状态对误差信号105作出反应以将误差信号105的量值减小到零。误差积分器104随着时间对误差信号105求积分且产生一电压，所述电压是误差信号在时间上的函数。图2展示误差积分器104的实例。实例误差积分器104包含电阻器r1及r2,、电容器c1及c2及运算放大器200。如所展示，误差信号105(在图2中被展示为差分信号)被提供到电阻器r1及r2，且运算放大器200的输出是积分误差信号109(也是差分信号)。积分误差信号109包括与输入误差信号105的时间积分成比例的差分电压。再参考图1，比较器106比较积分误差信号109与由斜坡产生器107生成的斜坡信号111(ramp)。在一些实例中，斜坡产生器107实施为电容器、电流源及多个开关。所述开关经控制以在充电阶段期间导致恒定电流给电容器充电且接着在放电阶段期间导致给电容器放电。跨电容器的电压的变化率是线性(斜坡)的，且电容器的电压在充电阶段期间线性增加且接着在放电阶段期间线性减小。开关由时钟信号控制以导致斜坡产生器107产生周期性斜坡信号111。响应于积分误差信号109大于斜坡信号111，比较器的输出信号113被迫使到高，而响应于积分误差信号109小于斜坡信号111，比较器的输出信号113被迫使到低。比较器的输出信号113因此是pwm输出信号且通过lsr108，脉冲消隐电路110及驱动器112用于操作晶体管m1到m4。图3a展示lsr108的实例实施方案。在此实例中，lsr108包含反相器301及302及and门303及304。反相器301接收展示为comp_outm的信号，且反相器302接收展示为comp_outp的信号。comp_outp及comp_outm信号表示由比较器106生成的差分pwm输出信号113，且来自and门303及304的outp及outm信号表示lsr的输出125。and门303在逻辑上将comp_outp与comp_outm的反相版本进行and运算，且and门304在逻辑上将comp_outm与comp_outp的反相版本进行and运算。lsr108从比较器106接收pwm输出信号113且生成到脉冲消隐电路110的输出脉冲信号125(out_p及out_m)。图3b展示涉及lsr108的操作的信号的波形。斜坡信号111使用时钟信号(clk)生成。clk的上升及下降边缘与斜坡信号111中的转变点重合。信号inp300及inm320是来自误差积分器104的差分积分误差信号109的实例。随着inp下降，inm上升，且反之亦然，如所展示。还说明斜坡信号111。响应于斜坡信号111大于inp300，comp_outp是高(例如，如330处所展示)，且响应于斜坡信号111小于inp300，comp_outp是低(例如，如332处所展示)。因而，与当inp300较高(例如，325处所指示)时相比，当inp300较低时comp_outp的脉冲的宽度较大。类似地，响应于斜坡信号111大于inm340，comp_outm是高(例如，340处所展示)，且响应于斜坡信号111小于inm320，comp_outm是低(例如，342处所展示)。因而，与当inm320高(例如，335处所指示)相比，当inm320较低(例如，337处所指示)时，comp_outm的脉冲的宽度较小。因而，comp_outp的脉冲的宽度关于comp_outm的脉冲的宽度成反比。lsr108实施下文的真值表。out_p及out_m表示来自lsr的输出信号125，如上文所述。用于lsr108的真值表comp_outpcomp_outmout_pout_m0000010110101100如展示，out_p仅当comp_outp是1且comp_outm是0时是逻辑1。out_m仅当comp_outp是0且comp_outm是1时是逻辑1。因而，当comp_outp脉冲的宽度宽于comp_outm脉冲的宽度时，out_p是350处所展示的一系列脉冲，且当comp_outm脉冲的宽度宽于comp_outp脉冲的宽度时，out_m是360处所展示的一系列脉冲。m2及m4在out_p及out_m是0时被接通。m2及m3在out_p是0且out_m是1是被接通。m1及m4在out_p是1且out_m是0时被接通。out_p及out_m信号被提供到脉冲消隐电路110，响应于脉冲的宽度大于阈值，脉冲消隐电路110将脉冲传递到驱动器112。然而，响应于脉冲的宽度小于阈值，脉冲消隐电路110防止脉冲被传递到驱动器112。图4展示脉冲消隐电路110的实例实施方案。在此实例中，脉冲消隐电路110包含延迟元件402及412以及逻辑门404及414。延迟412及逻辑门414形成下降边缘延迟电路410。在此实例中，逻辑门404包括and门，且逻辑门414包括or门，且在本文分别称为and门404及or门414。在其它实例中，逻辑门404及414可分别实施为不同于and及or门。and门404的输出是信号405，且or门413的输出是信号145。延迟元件402、412包括偶数数目个串联连接的反相器或生成匹配输入信号但延迟定义的时间周期的输出信号的任何其它类型的电路。来自延迟元件402的输出信号是信号403，且来自延迟元件412的输出信号是信号413。延迟元件402的延迟时间周期大约匹配延迟元件412的延迟时间周期。脉冲消隐电路110可包括图4中展示的电路的多个例子，一个用于out_p且另一个用于out_m。到脉冲消隐电路110的输入信号(例如，out_p)被提供到延迟402及逻辑门404两者。延迟元件402的输出信号403是输入信号的延迟版本。图5展示说明脉冲消隐电路110的操作的实例波形。参考数字500展示out_p的单个脉冲，且参考数字510将脉冲的延迟版本展示为来自延迟元件402的信号403。时间延迟的量(t1)对应于由延迟元件402实施的时间延迟。and404接收原始脉冲500及延迟脉冲510两者。参考数字520表示信号405上的and门的输出脉冲，且因此响应于脉冲500及510两者都是高而是逻辑高。脉冲消隐电路110经配置以响应于输入脉冲的宽度大于阈值将输入脉冲(例如，脉冲500)传递直到其输出及驱动器112。所述阈值是由延迟元件402实施的时间延迟t1。只要输入脉冲500的宽度w1大于时间延迟(阈值)t1，脉冲500及延迟脉冲510两者都将同时是逻辑高，且因此and门404的输出信号405也将是逻辑高。由and门404生成的脉冲520的宽度是w2，其小于w1。然而，来自脉冲消隐电路110的信号415上的输出脉冲的宽度应是w1。下降边缘延迟电路410执行从and门404接收脉冲520及生成输出脉冲540(其上升边缘541与脉冲520的上升边缘521重合且其下降边缘542在经过脉冲520的下降边缘522等于t1的时间周期之后发生)的功能。下降边缘延迟电路410的延迟元件412从and门404接收信号405上的脉冲520且生成到or门414的信号413，其包含是脉冲520的延迟版本的脉冲530。延迟的量也是t1。来自or门414的输出信号145响应于其输入的至少一者是逻辑高而是逻辑高。or门414将信号405与信号413进行or运算以产生脉冲540，如所展示。来自脉冲消隐电路110的所得输出脉冲540具有宽度w1，其与脉冲500的宽度相同。因而，被提供到驱动器112的信号145上的脉冲540具有与由lsr108生成的输入脉冲相同但在时间上由于延迟元件402的时间延迟t1稍微延迟的宽度。被提供到驱动器112的脉冲中的此时间延迟不会影响放大器100的性能。脉冲500穿过脉冲消隐电路110到驱动器，这是因为其宽度w1大于由延迟元件402实施的阈值。仍参考图5，将脉冲560的另一实例展示为out_p信号。然而，脉冲560的宽度w3小于t1。因而，到延迟脉冲570由延迟元件402生成时，脉冲560的下降边缘已经发生。因此，and门404的输出信号405不会变成逻辑高，且or门414的输出信号仍处于逻辑低电平。脉冲消隐电路110因此使脉冲560消隐以免其到达驱动器112。图6展示延迟元件402及412中任一者或两者的实例实施方案。此实例实施方案包括模拟延迟元件且包含电容器c1、c2、…、cn。对应开关(例如，晶体管)耦合到每一电容器。因此，sw1耦合到c1，而sw2…swn分别耦合到c2…cn，如所展示。标记为sw_en的开关是启动开关且受输入信号602控制，输入信号602是将由延迟元件延迟的信号。开关sw_en、sw1、sw2、…swn耦合在一起且耦合到电流源i1及比较器610的输入。参考电压vref将另一输入耦合到比较器610。开关sw_en通常闭合(接通)，这导致节点615上的电压(其被提供到比较器610的负输入)是被提供到电容器c1到cn的供应电压avdd。比较器610的输出信号625是逻辑低，这是因为vref被选择为小于avdd。跨电容器的电压降归因于由sw_en引起的短路闭合而为零。在接收将在信号602上延迟的信号的上升边缘之后，断开(关断)开关sw_en，这又导致电容器由于来自电流源i1的恒定电流充电。充电的电容器c1到cn仅是其对应开关sw1到swn闭合且其开关独立地经配置以实施所期望时间延迟的那些电容器。跨其开关sw1到swn闭合的那些电容器c1到cn的电压由于来自电流源i1的恒定电流而增加。随着每一电容器c1到cn的一个板耦合到固定电压avdd，耦合到节点615的相对板上的电压减小，且以大致线性速率减小，所述速率是电容与来自电流源i1的电流的量值的和的值的函数。因此，节点615上的电压变化率可受开关sw1到swn的选择性闭合控制。在一个实例中，闭合的开关sw1到swn越多，节点615上的电压下降到低于vref的电平所花费的时间越长。一旦节点615上的电压下降到低于vref，比较器610的输出信号625被迫使到高。一旦输入信号602经历下降边缘，启动开关sw_en闭合，这将节点615上的电压迫使回到avdd且比较器610的输出625再次变为逻辑低。输入信号经历上升边缘的时间到输出信号经历上升边缘的时间之间的时间延迟(即，延迟元件402、412的时间延迟)是适当数目个开关sw1到swn的可控选择。电容器c1到cn的电容值可全都相同，或两个或两个以上电容器可具有不同电容值。图7将延迟元件402及412的实例展示为包括计数器。所述计数器可包括约翰逊(johnson)计数器或其它合适的计数器。在此实例中，所述计数器包含一系列正反器702、704、706及708。正反器702的q输出被提供到正反器704的d输入。正反器704的q输出被提供到正反器706的d输入。正反器706的q输出被提供到正反器708的d输入，且正反器708的qbar输出被提供到正反器702的d输入。图7中展示的复位信号(reset)复位正反器。时钟信号(clk)具有一频率，且clk的周期定义消隐分辨率。图8是根据实例的方法的流程图。在804处，所述方法包含确定在clk的上升边缘与comp_out的上升边缘之间的延迟(图3b中的dly)是否小于阈值(th1)。阈值th1的大小经配置以识别脉冲当然具有足够宽的宽度使得其将不会被脉冲消隐电路110消隐。如果延迟小于th1，那么脉冲被传递直到驱动器112。如果延迟大于th1，那么所述方法包含确定(810)脉冲宽度是否小于不同阈值th2。如果脉冲宽度小于th2，那么在812处脉冲在812处被屏蔽。脉冲消隐电路执行此操作。然而，如果脉冲宽度大于th2，那么脉冲在814处被传递直到驱动器112，如上文描述。在此描述中，术语“耦合(couple/couples)”意味着间接或直接有线或无线连接。因此，如果第一装置耦合到第二装置，那么那个连接可为通过直接连接或经由其它装置及连接通过间接连接。“大约”是指与另一值或值范围的加或减10％相同或在另一值或值范围的加或减10％内。在描述的实施例中修改是可能的，且权利要求书的范围内的其它实施例是可能的。当前第1页12