1.一种电路，其包括：
比较器，其比较模拟信号与斜坡信号以生成脉冲宽度调制输出信号；
驱动器，其生成用于多个功率晶体管的控制信号；及
脉冲消隐电路，其接收所述脉冲宽度调制输出信号，且对于所述脉冲宽度调制输出信号的每一脉冲：
响应于所述脉冲的宽度大于阈值，所述脉冲消隐电路会将所述脉冲传递到所述驱动器；及
响应于所述脉冲的所述宽度小于所述阈值，所述脉冲消隐电路会防止所述脉冲被传递到所述驱动器。
2.根据权利要求1所述的电路，其中所述脉冲消隐电路包含：
第一延迟元件，其经耦合以接收所述脉冲宽度调制输出信号且生成延迟元件输出信号，所述延迟元件输出信号是所述脉冲宽度调制输出信号的延迟版本；
第一逻辑门，其耦合到所述第一延迟元件的输出；及
下降边缘延迟电路，其耦合到所述逻辑门的输出。
3.根据权利要求2所述的电路，其中所述第一逻辑门包含and门，所述and门包含第一输入及第二输入，所述第一输入接收所述延迟元件输出信号且所述第二输入接收所述脉冲宽度调制输出信号。
4.根据权利要求2所述的电路，其中所述下降边缘延迟电路生成复制来自所述逻辑门的输出脉冲的下降边缘延迟电路输出信号，其中所述复制输出脉冲的下降边缘包含大约等于所述第一延迟元件的时间延迟的时间延迟。
5.根据权利要求2所述的电路，其中所述下降边缘延迟电路包含第二延迟元件及第二逻辑门。
6.根据权利要求2所述的电路，其中所述第一延迟元件包含计数器。
7.根据权利要求2所述的电路，其中所述第一延迟元件包含模拟延迟电路。
8.根据权利要求7所述的电路，其中所述模拟延迟电路包含：
多个电容器；
多个晶体管开关，每一晶体管开关耦合到相应电容器；
启动开关；
电流源装置，其耦合到所述启动晶体管开关及晶体管开关与相应电容器的每一组合；及
比较器，其包含第一及第二输入，所述第一输入耦合到所述启动开关及晶体管开关与相应电容器的每一组合，且所述第二输入经耦合以接收参考电压。
9.根据权利要求1所述的电路，其进一步包括所述多个功率晶体管及耦合到所述多个功率晶体管的扬声器。
10.根据权利要求1所述的电路，其进一步包括：
数/模转换器dac；
减法器，其耦合到所述dac，所述减法器生成误差信号，所述误差信号包括来自所述dac的输出信号与由所述多个晶体管中的至少一者生成的电压之间的差；及
误差积分器，其对来自所述减法器的所述误差信号求积分以生成用于所述比较器的所述模拟信号。
11.一种电路，其包括：
第一延迟元件，其经耦合以接收输入脉冲，所述输入脉冲具有一宽度；
第一逻辑门，其包含第一及第二输入，所述第一输入耦合到所述第一延迟元件的输出且所述第二输入经耦合以接收所述输入脉冲；
第二延迟元件，其耦合到所述第一逻辑门的输出；及
第二逻辑门，其包含第三及第四输入，所述第三输入耦合到所述第二延迟元件的输出，且所述第四输入耦合到所述第一逻辑门的所述输出。
12.根据权利要求11所述的电路，其中所述第一逻辑门包括and门，且所述第二逻辑门包括or门。
13.根据权利要求11所述的电路，其中所述第一及第二延迟元件中的每一者实施大约相同时间延迟。
14.根据权利要求11所述的电路，其中所述第一及第二延迟元件中的至少一者包含计数器。
15.根据权利要求11所述的电路，其中所述第一及第二延迟元件中的至少一者包含模拟延迟电路。
16.根据权利要求15所述的电路，其中所述模拟延迟电路包含：
多个电容器；
多个晶体管开关，每一晶体管开关耦合到相应电容器；
启动开关；
电流源装置，其耦合到所述启动晶体管开关及晶体管开关与相应电容器的每一组合；及
比较器，其包含第一及第二输入，所述第一输入耦合到所述启动开关及晶体管开关与相应电容器的每一组合，且所述第二输入经耦合以接收参考电压。
17.一种电路，其包括：
比较器，其比较模拟信号与斜坡信号以生成脉冲宽度调制输出信号；
驱动器，其生成用于多个功率晶体管的控制信号；及
脉冲消隐电路，其接收所述脉冲宽度调制输出信号，且响应于小于阈值的所述脉冲宽度调制输出信号的每一脉冲，所述脉冲消隐电路会防止所述脉冲被传递到所述驱动器。
18.根据权利要求17所述的电路，其中响应于大于所述阈值的所述脉冲宽度调制输出信号的每一脉冲，所述脉冲消隐电路会将所述脉冲传递到所述驱动器。
19.根据权利要求17所述的电路，其中所述脉冲消隐电路包含：
第一延迟元件，其经耦合以接收所述脉冲宽度调制输出信号且生成延迟元件输出信号，所述延迟元件输出信号是所述脉冲宽度调制输出信号的延迟版本；
第一逻辑门，其耦合到所述第一延迟元件的输出；及
下降边缘延迟电路，其耦合到所述逻辑门的输出。
20.根据权利要求17所述的电路，其中所述下降边缘延迟电路会生成复制来自所述逻辑门的输出脉冲的下降边缘延迟电路输出信号，其中所述复制输出脉冲的下降边缘包含大约等于所述第一延迟元件的时间延迟的时间延迟。