一种利用开关电容校准片上RC时间常数的电路和方法与流程

本发明属于模拟电路校准技术领域，涉及一种片上rc滤波器校准电路；特别涉及一种利用开关电容校准片上rc时间常数的电路和方法。

背景技术：

rc滤波器作为最基本电路单元之一，应用非常广泛。最简单的一阶rc低通滤波器如图1所示，由电阻r和电容c串联组成。vin是输入电压信号，vout是输出电压信号，输入信号到输出信号的传输函数可以表示为vout/vin＝1/(1+src)，式中的rc(乘积)称作rc时间常数，s＝jω，j是虚数单位ω是角频率(ω＝2πf)。对于低频信号src项远小于1，输入输出小号比约等于1，也就是低频信号可以从输入端通过电路传输到输出端没有明显衰减，而对于高频信号src很大，当src远大于1时，输出输入信号比值远小于1，信号会被严重衰减，高频信号甚至几乎不能到达输出端。因此rc时间常数决定滤波器的滤波效果。rc时间常数越大，越多频段的信号会被衰减，rc时间常数越小则只有特别高频的信号才会被rc滤波器滤掉。换句话说就是rc时间常数越小，滤波器带宽越大；rc时间常数越大，滤波器带宽越小。所以rc时间常数对于滤波器性能非常重要。

soc(system-on-chip)芯片需要集成越来越多的器件到同一个硅片上。除晶体管外，很多要求很高的电容和电阻也越来越多地被集成到soc芯片上，这样可以减少片外器件数量，降低整体系统成本。现代特征尺寸越来越小的先进cmos工艺中，片上电阻的制造精度一般在±20％，片上电容的制造精度一般在±10％的水平。这种精度的电容电阻值变化范围很难满足关键电路，尤其是滤波器对rc时间常数的要求。芯片上的电容电阻的校准就成为一个设计的重要技术。

专利申请号为200910056373.x的中国专利文献，展示了一种rc滤波器的校准电路及方法，如图2所示。该校准电路包括放大器(amp)，比较器(comp)，控制器(logiccontrol)，两个分压电阻r1，三个开关(s1,s2和s3)以及rc滤波器的电阻r、可变电容c，；其中，放大器的输出端接入电阻r与电容c之间。放大器的第一输入用两个电阻r1分压产生一个vdd/2的参考电压vref，放大器的第二输入接入电阻r的一端；用放大器a0通过nmos管m1反馈使得m1的漏极电压等于vref，这样通过连在vdd和m1管漏极的电阻r的电流

就是(vdd-vref)/r，在tint时间内用该电流给电容c充电，如果电容c电压从零充到vref，也就是vdd·t/(2r·c)＝vref＝vdd/2，时比较器的输出会发生反转，这样可以通过检测电容c充电的时间来调整电容控制字c<4:0>以得到希望的充电时间常数，r·c＝tint＝1/clk，达到对rc时间常数校准的目的。clk1与clk1n为非交叠时钟。clk1占空比为50％，周期为2t。时钟latch,discharge和clk_logic相互之间存在一定的延时，确保各个模块建立正常。

专利申请号为201120571778.x的中国专利文献，展示了另外一种rc滤波器校准电路，该电路组成如图3所示，由比较器、控制器、两个分压电阻1、2、两个开关4、5以及芯片中的电阻3、电容6；该电路工作的时序图如图4所示。该电路利用了rc充电原理实现的电路校准。通过将比较器的两输入端，一个连接在第一电阻1与可变电容6之间的vint，另一个连接到分压电路的参考电压vref；充电时钟clkint和放电时钟clkdis分别用来控制开关4和5对可变电容进行充电和放电。基本原理依然是通过用电阻3的电流对电容6在时间t内进行充电，通过比较电容6所充电的电压与vref进行比较，利用比较结果对电容值进行调整，然后再次进行充放电和比较，通过不断地充放电->比较->调整控制字的重复过程，最后在时间t内通过电阻3对电容6充电，使得电容6上的电压基本等于vref，得到最终的可变电容控制字。该文献描述的电路通过控制时钟的占空比，可以使得电容节点vint每次充电完成之后，可以在开关都断开的情况下再做比较，这里的校准结果直接取决于时钟的占空比。

上述现有技术的共同特点，都是通过单次对rc滤波器的可变电容充电，比较电容被充到的电压值来获取rc时间常数信息，或者是直接调整可变电容锁定电容被充电到参考电压的时间，或者是在设定充电时间的情况下调整该电容达到充电到参考电压。共同的缺点是对控制时钟的依赖性很高，时钟的抖动会直接影响校准的结果，而且对寄生参数都比较敏感，寄生电阻和寄生电容的影响难以排除。这些都会对校准精度产生负面影响。

技术实现要素：

本发明的目的是为解决已有技术存在的技术问题，提供一种利用开关电容校准片上rc时间常数的电路和方法。本发明可以使用较少的元器件组成校准电路对片上电容电阻组成的rc时间常数进行校准，可以很好地排除寄生参数的对校准精度的影响，最大限度地提高校准精度，而且校准目标可以根据需要利用不同的外部时钟频率灵活改变。

本发明提出一种利用开关电容校准片上rc时间常数的电路，其特征在于，该电路包括rc滤波器片上电阻rint、片上可变电容c1和校准电路，该校准电路包括由三个pmos管构成的电流镜，比较器，逻辑控制单元，和由偏置电阻r0与电流镜的第一pmos管m0共同组成的偏置电路，以及开关电容电路；其中，电流镜的三个pmos管的源极分别与偏置电阻r0、片上电阻rint和开关电容电路的一端相连，电流镜的三个pmos管的漏极均与电压vdd相连，电流镜的三个pmos管的栅极相互连接后与偏置电阻r0相连；所述片上电阻rint与电流镜第二pmos管m1相连的一端同时与比较器的正输入端相连，开关电容电路与电流镜的第三pmos管m2相连的一端同时与比较器的负输入端相连，比较器的输出端与逻辑控制单元相连；该逻辑单元输出可变电容控制码，电容控制码连接到待校准的可变电容c1,用于调整电容c1的有效容值；所述偏置电阻r0、片上电阻rint和开关电容电路的另一端均接地。

本发明提出一种基于上电路的校准方法，其特征在于，包括如下步骤：

1)校准开始，上电和电路初始化；

2)使能偏置电路，偏置电路开始工作，pmos管m0开始建立电流，待栅极电压逐渐稳定，电流镜工作点完成建立；载入电容控制字的初始值；使能外部非交叠时钟clk/clkb；电路进入充放电工作状态；

3)比较器对电压v1和v2进行比较，判断结果传递给逻辑控制单元；

4)逻辑控制单元根据比较器的输出结果相应调整电容控制字，更新电容控制字；

5)重复步骤3)到步骤4)，同时累计比较次数和检查收敛情况；

6)根据步骤5)得到的结果，判断是否满足退出校准循环的条件，若是没收敛且没达到设定的最大比较次数，则不满足校准退出条件，转步骤3)继续进行校准循环过程；若收敛或者达到预设的最大比较次数，则满足校准退出条件，校准循环结束；

7)记录并输出校准控制字；

8)校准结束。

本发明的特点及有益效果：

本发明的特点是：通过一种用由外部非交叠时钟驱动的开关和待校准的可变电容一起构成的一个等效电阻，给一端接地的片上电阻与这个一端接地的开关电容电路等效电阻注入相同的电流，通过比较两者的电压，对片上可变电容控制字做相应的调整，从而对rc时间常数进行校准。

本发明的有益效果是：本发明的校准电路简单；校准过程不受电路寄生参数的影响；校准过程中的比较器是连续工作的，避免了比较器延时对校准精度的影响，可以大大提高校准精度和效率；校准过程只与外部控制时钟的频率相关，不受时钟占空比和抖动的影响；本发明的电路实施例中避免了运算放大器的非理想因素如电流失调等对校准精度的影响；而且基于本发明的电路的校准方法，只通过改变外部驱动时钟的频率就可以实现把rc常数校准到不同值的目的，具有很大灵活，可以方便地实现复杂系统对片上rc时间常数校准的需求；同时通过比较器斩波加合理的算法可以避免比较器失陪对校准的影响。

附图说明

图1为常规rc滤波器示意图；

图2为一种现有rc常数校准电路示意图；

图3为另一种现有rc常数校准电路示意图；

图4为现有rc常数校准电路的工作时序示意图；

图5为本发明rc常数校准电路实施例1基本组成示意图；

图6为本发明rc常数校准电路实施例1显示出寄生参数的组成示意图；

图7本发明rc常数校准方法流程图；

图8本发明rc常数校准电路实施例2组成示意图，图中显示出寄生电阻和寄生电容。

具体实施方式

本发明提出的一种利用开关电容校准片上rc时间常数的电路和方法，下面结合附图及实施例详细说明如下：

实施例1

本发明的利用开关电容校准片上rc滤波器时间常数的电路实施例1具体组成如图5所示，包括rc滤波器片上电阻rint、由电容阵列组成的可变电容c1和校准电路，该校准电路包括由三个pmos管m0、m1、m2构成的电流镜，比较器，逻辑控制单元，和由偏置电阻r0与pmos管m0共同组成的偏置电路，以及图5虚线框中所示的由待校准片上可变电容c1，开关s1和s2以及去耦合电容c2组成的开关电容电路；其中，电流镜的三个nmos管的源极(分别输出参考电流iref、工作电流i1、i2)分别与偏置电阻r0、片上电阻rint和等效电阻的一端相连，电流镜的三个nmos管的漏极均与电压vdd相连，电流镜的三个nmos管的栅极相互连接后与偏置电阻r0相连；所述片上电阻rint和等效电阻的与电流镜相连的一端同时与比较器的输入端相连，比较器的输出端连接逻辑控制单元，逻辑控制单元输出电容控制码与可变电容c1相连，用于调整电容c1的有效容值；

所述偏置电阻r0、片上电阻rint和开关电容电路的另一端均接地。

所述开关电容电路由非交叠时钟clk和clkb驱动，该电路由第一电容c1、去耦电容c2和两个开关构成，其中，第二开关s2与第一电容c1并联连接，第一开关s1一端与由第二开关s2与c1并联组成的电路串联，第一开关s1的另一端接地，去耦电容c2一端与由第一电容c1，第一开关s1和第二开关s2共同组成的电路并联后接地，所述开关电容电路另一端与电流镜相连为开关电容电路的输出端(输出电压v2)。

上述开关电容电路构成了一个等效电阻req＝1/(f·c1)。

上述电路的工作原理为：当s1接通，s2断开时，电容c1被充电至电压v2，当s1断开，s2接通时，c1的电会被完全放掉，这样一个周期中通过电容c1从节点v2转移到地的电荷为c1·v2,单位时间里从节点v2转移到地的电荷量为f·c1·v2，也就是通过开关电容电路的电流，那么可以得到这部分电路的等效电阻为req＝1/(f·c1)。

片上电阻rint与等效电阻电路分别被由m1和m2组成的电流镜施加相等电流i，在外部非交叠时钟clk和clkb驱动开关电容电路工作的情况下，片上电阻rint非接地端电压为v1＝i·rint，电容开关电路非接地端的电压为v2＝i·req。比较器会比较电压v1和电压v2，把比较结果输出到逻辑控制单元，由逻辑控制单元来相应调整电容控制码c<5:0>，电容控制码改变电容c1的有效容值就会相应改变，电压v2也就会跟着改变，这个过程不断重复直到校准结果收敛到1lsb，校准的输出是在特定电压，温度和制造工艺条件下可变电容的相应控制码，这组控制码可以使得在该控制码适用条件下的片上可变电容值与片上电阻值的乘积为一个常数。这时的c<5:0>值就是rint·c1＝1/f所需要的电容控制码。

图6中示出了本发明电路中电流镜的寄生电阻rp1，rp2和等效电阻、片上电阻的寄生电容cpc，cpr。开关s2的寄生电容值比可变电容小几个数量级，可以忽略不计。由于电流镜提供的是偏置电流，寄生电阻rp1，rp2的压降并不影响在片上电阻的压降v1，也不影响等效电阻的压降v2，所以寄生电阻不会影响校准精度；寄生电容cpc与去耦电容c2并联，只是与电压v2一起起到去耦的作用；cpr与片上电阻是并联关系，直流条件下不参与导电，也都完全不影响校准的精度。这些都是本发明相对于现有技术的明显优势。

本实施所采用的片上器件都可以用一般半导体制造工艺都提供的器件来实现，作为电流镜的器件保证器件工作在饱和区即可，采用加套筒式结构或者其它高精度电流镜设计更有利于提高电流镜输出电流的一致性。采用的开关器件，关断时的漏电流比电流镜输出电流小5个数量级或以上，以不影响校准精度，而开关导通电阻与有效电容组成的rc时间常数需要比时钟周期小1个数量级或以上，以保证充放电过程能够充分达到平衡。

所述逻辑控制单元由数字逻辑电路组成，用于根据比较器输出结果相应调整电容控制码。

所述待校准的片上可变电容c1为一个由开关控制的电容阵列。

驱动开关电容电路的时钟脉冲clk的占空比不必为严格50％，稳定频率为f。这个频率f值决定了校准的目标值rint·c1＝1/f。

从本发明的结构和机理的介绍可以看到，本发明所提出的技术与现有的技术相比，具有一下几个优点：

(1)高精度：本发明的结构可以避免诸多误差源对校准精度的损害。比如，避免了运算放大器的使用，避免了运放失陪引进的误差；比较器可以处于连续工作模式，所以可以使用斩波技术完全排除比较器的精度的失陪的影响；比较器连续工作可以排除比较器输入端寄生电容导致延迟对校准造成的不良影响。

(2)可以实现在线校准。通过片上电阻和可变电容复制单元，该发明中的比较过程可以连续进行，逻辑控制电路可以随时根据比较结果随时进行精确校准，相应的可变电容控制码也可以随时更新，最大程度地跟随芯片工作条件的变化。

(3)寄生电阻和寄生电容不会影响校准精度。

(4)不需要外部提供高精度的参考电压。

(5)对时钟没有高精度占空比和低抖动要求，只与外部时钟频率有关。

(6)校准目标灵活：校准目标可以通过调整外部非交叠时钟频率灵活调整，即通过施加不同频率的时钟把rc滤波器校准到不同的时间常数。

基于本实施例1的的rc时间常数的校准方法流程如图7所示，包括如下步骤：

1)校准开始，上电和电路初始化；

2)使能偏置电路，偏置电路开始工作，pmos管m0开始建立电流，待栅极电压逐渐稳定，电流镜工作点完成建立；载入电容控制字的初始值；使能外部非交叠时钟clk/clkb；电路进入充放电工作状态；

3)比较器对电压v1和v2进行比较，判断结果传递给逻辑控制单元；

4)逻辑控制单元根据比较器的输出结果相应调整电容控制字，更新电容控制字；

5)重复步骤3)到步骤4)，同时累计比较次数和检查收敛情况；

6)根据步骤5)得到的结果，判断是否满足退出校准循环的条件，若是没收敛且没达到设定的最大比较次数校准过程转步骤3)校准循环过程继续进行,若收敛或者达到预设的最大比较次数，校准退出条件满足，校准循环结束；

7)记录并输出校准控制字；

8)校准结束。

本发明方法具体实现步骤如下：

1)校准开始；

2)电路工作点建立，加载初始电容控制码，由外部非交叠时钟clk/clkb驱动开关电容电路，电路进入正常充放电工作状态；

3)比较器对电压v1和v2进行比较，如果电压v1>v2,比较器输出1；如果电压v1<v2，比较器输出0；

4)如果比较器输出为1，逻辑控制单元根据这个结果调节电容控制码使电容有效值值减小，v2相应增大；如果比较器输出为0，逻辑控制单元通过调节控制码使电容有效值增大，电压v2相应减小，使得电压v1和v2逐渐接近；直到收敛到1lsb；

5)重复步骤3)到步骤4)，同时检查收敛情况并累计比较次数；

6)退出条件判定：如果比较器输出结果为1，经过下一次调整电容控制码后，比较器输出变为0，在下一次调节电容控制字，比较器输出又变为1，如此重复说明校准收敛到了1lsb，校准退出条件满足；另一个退出条件是比较次数达到预设最大比较次数(一般设置最大比较次数，大于正常收敛所需比较次数的两倍，使得即使校准不正常校准循环也能退出，防止死循环发生)，如果比较次数达到最大比较次数，也是校准退出条件满足。两个条件有其一满足，校准过程会退出，否则，校准过程继续进行，直到退出条件满足。

7)记录并输出校准控制字；

8)校准结束。

实施例二

本发明提出另外一种rc滤波器的校准电路的实施方式如图.8所示，本实施例电路组成与实施例一相类似，只是连接关系不同，即逻辑控制单元的输出控制字与片上电阻相连。

本实施例的工作原理为：当s1接通，s2断开时，电容c1被充电至电压v2，当s1断开，s2接通时，c1上的电荷会被完全放掉，这样在一个周期中通过电容c1从节点v2转移到地的电荷为c1·v2,单位时间里从节点v2转移到地的电荷量为f·c1·v2，也就是通过虚线框内电路的电流，那么可以得到这部分电路的等效电阻为req＝1/(f·c1)。

片上可变电阻rint2与开关电容电路分别被由m1和m2组成的电流镜施加电流i，在外部非交叠时钟clk和clkb驱动开关电容电路工作稳定的情况下，电压v2稳定，那么电容开关电路非接地端的电压为v2＝i·req，电阻非接地端电压为v0＝i·rint2。比较器会比较电压v0和v2，把比较结果输出到逻辑控制单元，由逻辑控制单元来相应调整片上电阻控制码r<5:0>，电阻rint2的有效值会相应改变，电压v0就会改变，这个比较电压，更新控制码，再进行比较的过程不断循环执行，直到校准结果收敛到1lsb，这时的r<5:0>值就是rint2·c1＝1/f所需要的片上电阻控制码。

本实施例与实施例一样存在寄生电阻rp1，rp2以及寄生电容cpc，cpr2如图.8所示。开关s2的寄生电容比片上电容c1小几个数量级，可以忽略不计。由于电流镜提供的是偏置电流，串联寄生电阻上的压降并不影响在片上可变电阻的压降v0，也不影响等效电阻上的压降v2，所以寄生电阻不会影响校准精度；寄生电容cpc与去耦大电容c2并联，只是与电压v2一起起到去耦的作用；cpr2与片上可变电阻rint2是并联关系，稳定直流条件下不参与导电，也都完全不影响校准的精度。显示了本发明相对现有技术的优越性。

该实施例是通过改变片上电阻来达到校准rc滤波器时间常数的目的。可以看到类似实施例一中的全部优点：高精度，可以实现在线校准，不需要高精度参考电压，寄生电阻和寄生电容不会影响校准精度；对外部时钟占空比和抖动没有严格要求，校准目标灵活等。

本实施例2的方法与实施例1的方法相同，不再此重复描述。

本发明中两种实施例同一部分校准电路通过调整外部时钟的频率和改变连接就可以对不同的元件进行校准，不受寄生参数影响，可以使得复杂系统的rc校准设计变得非常高效，大大减少系统设计成本。

这里本发明的描述和应用都是说明性的，并非想把本发明的范围局限于上述实施例中。这里所披露的实施例的变形和改变是可能的，而且实施例中的部件替换和等效对于本领域的一般技术人员来说都是公知的。在不脱离本发明的基本原理和本质特征的情况下，本发明可以以其它的形式，结构，不同的参数，不同的比例以及使用不同的组件和材料来实现。这些依据本发明的原理和精神基础上，对所披露的实施例的变形和改变都被视为本发明的组成部分。