一种厚铜细间距精细线路柔性线路板的制作方法与流程

1.本发明涉及线路板制作技术领域，具体涉及一种厚铜细间距精细线路柔性线路板的制作方法。


背景技术：

2.随着无线充电技术的不断突破，无线充电技术将成为智能手机甚至物联网发展中的一种非常重要的技术。
3.无线充电技术为了提升充电效率，一个重要方向是增大充电电流，这时对无线充电技术的关键部件充电线圈提出了更高的要求，需要在相同面积范围内增大线宽宽度和铜厚使线圈承载更大的电流。线宽增大的同时必然导致线距的减少，小线距高铜厚线圈柔性线路板对制造企业来说极具挑战。由于线宽\线距较小，目前生产工艺通过普通蚀刻法难以完成铜厚达到60微米左右且线距达到15微米以下的精细线路板，普通半加成工艺也很难实现如上要求的线路。
4.因此，如何改善线路板生产工艺以实现厚铜细间距精细线路板的制作成为亟待解决的问题。


技术实现要素：

5.有鉴于此，本发明实施例提供了一种厚铜细间距精细线路柔性线路板的制作方法，以解决现有生产工艺通过普通蚀刻法以及普通半加成工法难以满足更细间距精细线路板的制作生产问题。
6.本发明实施例提供了一种厚铜细间距精细线路柔性线路板的制作方法，包括：
7.提供一基板；基板包括金属层和绝缘层；
8.在基板的金属层上压合第一干膜；
9.对第一干膜进行曝光和显影操作，形成第一线宽的第一线路图形；
10.对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形；
11.对第二线路图形进行电镀，形成第一电镀层；
12.去除第一干膜；
13.蚀刻基板上的裸露金属层。
14.可选地，基板为单层板、双面板和多层板中的任意一种。
15.可选地，若基板为双面板或多层板，则在基板的金属层上压合第一干膜之前，还包括：
16.对基板进行通孔钻孔和孔内金属化。
17.可选地，在对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形之前，还包括：
18.对第一线路图形进行电镀，形成第二电镀层。
19.可选地，基板的金属层为耐碱性腐蚀金属，第二电镀层为耐酸性腐蚀金属；或，基
板的金属层为耐酸性腐蚀金属，第二电镀层为耐碱性腐蚀金属。
20.可选地，对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形，包括：
21.等离子体处理的温度范围为50℃～70℃；
22.等离子体处理的时间范围为2分钟～15分钟；
23.等离子体处理的功率范围为5kw～7kw；
24.等离子体处理的工作气体包括氧气、氮气和四氟化碳中的至少任意一者；
25.等离子体处理的真空度设置为0.2托。
26.可选地，等离子体处理的工作气体的流量范围为：
27.氧气流量1500标准毫升/分钟，氮气流量500标准毫升/分钟；和/或，
28.氧气流量2000标准毫升/分钟，氮气流量250标准毫升/分钟，四氟化碳250标准毫升/分钟；和/或，
29.氧气流量2000标准毫升/分钟。
30.可选地，在对第二线路图形进行电镀，形成第一电镀层之后，还包括：
31.通过对位在部分第一干膜上方压合第二干膜；
32.对未被遮挡的第一干膜再次进行等离子体处理，得到第三线路图形；
33.对第三线路图形进行电镀，形成第三电镀层。
34.可选地，第一干膜为光刻胶。
35.可选地，对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形，包括：
36.通过一次等离子体处理将部分光刻胶蚀刻掉1/3～1/2高度，得到第四线路图形；
37.在未被蚀刻的光刻胶上形成遮挡层，使第四线路图形暴露在含硅的气体中，使第四线路图形中的光刻胶硅化；
38.去除遮挡层，将未被硅化的光刻胶蚀刻至基板表面；
39.对基板再次进行电镀，得到第五线路图形。
40.本发明实施例的有益效果：
41.本发明实施例在薄铜基材上通过半加成工艺和等离子处理技术相结合，实现了60微米左右铜厚和15微米以下线距的线路板制作工艺。
附图说明
42.通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
43.图1示出了本发明实施例中一种厚铜细间距精细线路柔性线路板的制作方法的流程图；
44.图2示出了本发明实施例中一种厚铜细间距精细线路柔性线路板的工艺流程图；
45.图3示出了本发明实施例中另一种厚铜细间距精细线路柔性线路板的工艺流程图。
具体实施方式
46.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
47.本发明实施例提供了一种厚铜细间距精细线路柔性线路板的制作方法，如图1和图2所示，包括：
48.步骤s10，提供一基板。基板包括金属层102和绝缘层101。
49.在本实施例中，如图2(a)所示，基板为双层板。基板的金属层102可以是铜，也可以是其他能导电的金属。
50.在具体实施例中，双层板需要进行钻孔和孔内金属沉积，钻孔位置103如图2(b)所示。
51.步骤s20，在基板的金属层上压合第一干膜。
52.在本实施例中，第一干膜为光刻胶或干膜。
53.步骤s30，对第一干膜进行曝光和显影操作，形成第一线宽的第一线路图形。
54.在本实施例中，如图2(c)所示，通过常规的半加成法，压合第一干膜104，曝光显影得到第一线路图形和第一蚀刻图案1041。第一线路图形中的干膜宽度为12～20微米。
55.步骤s40，对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形。
56.在本实施例中，如图2(e)所示，对蚀刻图案1041的边缘进行等离子体处理，得到第二蚀刻图案1042。第二线路图形中的干膜宽度为6～14微米。
57.步骤s50，对第二线路图形进行电镀，形成第一电镀层。
58.在本实施例中，如图2(f)所示，第二线路图形待电镀部分由第一蚀刻图案1041和第二蚀刻图案1042组成。在具体实施例中，第一电镀层的厚度小于第一干膜的厚度。在具体实施方式中，根据实际需要电镀的次数，设置本次电镀铜的高度。
59.步骤s60，去除第一干膜。
60.在本实施例中，如图2(g)所示，去除全部第一干膜。
61.步骤s70，蚀刻基板上的裸露金属层。
62.在本实施例中，如图2(h)所示，蚀刻掉基板上裸露的金属层，得到厚铜细间距精细线路柔性线路板。
63.本发明实施例在薄铜基材上通过半加成工艺和等离子处理技术相结合，实现了60微米左右铜厚和15微米以下线距的线路板制作工艺。
64.作为可选的实施方式，基板为单层板、双面板和多层板中的任意一种。
65.在本实施例中，单层板的制作工艺如前述实施例所示；双面板的制作工艺相较于单层板，增加了钻孔和孔内金属化的流程；多层板的制作工艺，则是在单层板和双面板的基础上，进行线路板的压合，再在压合后的线路板表面上进行制作。
66.作为可选的实施方式，步骤s40之前，还包括：
67.对第一线路图形进行电镀，形成第二电镀层。
68.作为可选的实施方式，基板的金属层为耐碱性腐蚀金属，第二电镀层为耐酸性腐蚀金属；或，基板的金属层为耐酸性腐蚀金属，第二电镀层为耐碱性腐蚀金属。
69.在本实施例中，如图2(d)、图2(e)、图2(f)和图2(g)所示，第一电镀层105和第二电镀层106形成电镀线路，在腐蚀基板金属层时，由于第二电镀层与基板金属层的耐酸碱性腐蚀能力不同，从而进一步控制线路板线距的精度。
70.作为可选的实施方式，对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形，包括：
71.等离子体处理的温度范围为50℃～70℃；
72.等离子体处理的时间范围为2分钟～15分钟；
73.等离子体处理的功率范围为5kw～7kw；
74.等离子体处理的工作气体包括氧气、氮气和四氟化碳中的至少任意一者；
75.等离子体处理的真空度设置为0.2托。
76.作为可选的实施方式，等离子体处理的工作气体的流量范围为：
77.氧气流量1500标准毫升/分钟，氮气流量500标准毫升/分钟；和/或，
78.氧气流量2000标准毫升/分钟，氮气流量250标准毫升/分钟，四氟化碳250标准毫升/分钟；和/或，
79.氧气流量2000标准毫升/分钟。
80.以双面板为例，制作工艺为：
81.如图2(a)所示，基板为双层板。
82.如图2(b)所示，对双层板进行钻孔和孔内金属沉积，钻孔位置103。
83.如图2(c)所示，通过常规的半加成法，压合第一干膜104，曝光显影得到第一线路图形和第一蚀刻图案1041。第一线路图形的中的干膜宽度为12～20微米。
84.如图2(d)所示，对第一蚀刻图案1041部分进行电镀，得到第一电镀层105。
85.如图2(e)所示，对第一干膜进行等离子体处理，蚀刻掉与第一电镀层相邻的部分第一干膜，得到第二蚀刻图案1042。
86.如图2(f)所示，对第一蚀刻图案1041和第二蚀刻图案1042进行第二次电镀，得到第二电镀层106。
87.如图2(g)所示，去除第一干膜104，暴露出基板金属层102。
88.如图2(h)所示，蚀刻基板金属层102，得到厚铜细间距精细线路柔性线路板。
89.示例1：基材铜箔1微米，第一干膜厚度是60微米，显影后的第一干膜宽度是12微米，一次电镀铜厚度2微米。
90.等离子体处理参数设置为：温度60度，时间2分钟，功率6000w，真空度0.2torr，氧气流量1500sccm(标准毫升/分钟)，氮气流量500sccm；
91.等离子处理后第一干膜宽度是6微米，第一干膜厚度是57微米，二次镀铜后的总铜厚度是57微米，去膜和快速蚀刻后的线路间距大约是7微米，铜厚大约是57微米，经过本发明的流程可以获得7微米左右线距和57微米铜厚细间距高铜厚精细线路柔性线路板。
92.示例2：基材铜箔5微米，第一干膜厚度是60微米，显影后的第一干膜宽度是15微米，一次电镀铜厚度3微米。
93.等离子体处理参数设置为：温度60度，时间15分钟，功率6000w，真空度0.2torr，氧气流量2000sccm，氮气流量250sccm，cf4流量250sccm；
94.等离子处理后第一干膜宽度是9微米，第一干膜厚度是57微米，二次镀铜后的总铜
厚度是57微米，去膜和快速蚀刻后的线路间距大约是10微米，铜厚大约是52微米，经过本发明的流程可以获得10微米左右线距和52微米铜厚细间距高铜厚精细线路柔性线路板。
95.示例3：基材铜箔2微米，第一干膜厚度是69微米，显影后的第一干膜宽度是20微米，一次电镀铜厚度2微米。
96.等离子体处理参数设置为：温度60度，时间2分钟，功率6000w，真空度0.2torr，氧气流量2000sccm。
97.等离子处理后第一干膜宽度是14微米，第一干膜厚度是66微米，二次镀铜后的总铜厚度是60微米，去膜和快速蚀刻后的线路间距大约是18微米，铜厚大约是58微米，经过本发明的流程可以获得18微米左右线距和58微米铜厚细间距高铜厚精细线路柔性线路板。
98.作为可选的实施方式，在对第二线路图形进行电镀，形成第一电镀层之后，还包括：
99.通过对位在部分第一干膜上方压合第二干膜；
100.对未被遮挡的第一干膜再次进行等离子体处理，得到第三线路图形；
101.对第四线路图形进行电镀，形成第三电镀层。
102.在本实施例中，通过多次对位压覆干膜，使部分干膜重合，对未重合部分的干膜进行等离子体处理，得到更小线距的柔性线路板。
103.具体地，通过图2(a)到图2(e)的工艺，得到如图3(a)所示的线路板，其结构为：绝缘层201，金属层202，第一干膜203，第二电镀层204，第一电镀层205。
104.如图3(b)所示，通过对位，在第一干膜203上方形成第二干膜206。
105.如图3(c)所示，通过等离子体处理形成第三线路图形207。
106.在具体实施例中，如图3(c)左侧部分所示，不压覆干膜，直接进行等离子体处理。或者如图3(c)右侧部分所示，多次对位压覆干膜，再进行等离子体处理，使得线距得到精细控制。
107.如图3(d)所示，对线路板进行电镀，得到第三电镀层208。
108.如图3(e)所示，去除所有干膜。
109.如图3(f)所示，蚀刻基板上方裸露的金属层202，得到目标线路板。
110.通过多次的压覆干膜遮盖阻挡部分干膜进行等离子处理，在对等离子体处理的部分进行多次的电镀铜，这样可以得到不同线距、不同厚度的线宽。
111.作为可选的实施方式，第一干膜为光刻胶。
112.对第一线路图形进行等离子体处理，得到第二线宽的第二线路图形，包括：
113.通过一次等离子体处理将部分光刻胶蚀刻掉1/3～1/2高度，得到第四线路图形；
114.在未被蚀刻的光刻胶上形成遮挡层，使第四线路图形暴露在含硅的气体中，使第四线路图形中的光刻胶硅化；
115.去除遮挡层，将未被硅化的光刻胶蚀刻至基板表面；
116.对基板再次进行电镀，得到第五线路图形。
117.在本实施例中，以图2(c)至图2(e)为例，对第一蚀刻图案1041进行电镀，得到第一电镀层105之后，对第一线路图形中的第一干膜进行一次等离子体处理，蚀刻掉1/3～1/2高度，具体地，蚀刻位置为不与第一电镀层105相接的第一干膜部分，即，在第一电镀层105的相邻线路的线距部分的第一干膜上，形成凹形截面。将光刻胶暴露在含硅的气体中使光刻
胶被硅化。硅被选择性地吸收到光刻胶中，但不被没有曝光的光刻胶吸收。用氧等离子体把光刻胶各向异性地刻蚀掉，刻蚀过程的开始阶段是氧原子与曝光的、含硅的光刻胶表面层反应产生sio
x
的掩膜，它可以阻止接下来的对光刻胶离子辅助的氧原子刻蚀。而没有曝光的，不包含硅的光刻胶就被各向异性地刻蚀掉，线路图形中的光刻胶的宽度就得到了进一步的减小，再对线路进行电镀，得到较宽线宽、较窄线距的精细线路板。
118.虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。