技术特征：
1.一种半幅降压的电容采样逐次逼近模数转换电路，其特征在于，该电路包括比较器以及在比较器输入端的电容阵列、配置电压和逻辑开关，所述电路为双端输入结构；电容阵列为两组，每组均包括上半部分电容阵列和下半部分电容阵列，且上下电容阵列一致，均为c、c到2
n
c，从第三个电容至末个电容，电容值均为当前电容前面所有电容值之和；配置电压为vin，vip，vref，gnd，逻辑开关安装在电容与配置电压之间，用于实现比较过程中配置电压的切换；其中：一组电容阵列的逻辑开关上半部分配置为spa，下半部分配置为sna，另一组电容阵列的逻辑开关上半部分配置为spb，下半部分配置为snb，比较次数为bit位数，所述比较过程中，逻辑开关执行以下操作：采样时，上半部分电容阵列中，逻辑开关spa闭合到vin，逻辑开关spb闭合到vref；下半部分电容阵列，逻辑开关sna闭合到vip，逻辑开关snb闭合到vref，此时，vp＝vn＝vref；在最高位比较即该位置电容为2
n
c、次高位比较即该位置电容为2
n-1
c。。。至最低位比较即该位置电容为c时；上半部分电容阵列中，逻辑开关spa与传统逐次比较阵列的连接电压相同，逻辑开关spb闭合到gnd；下半部分电容阵列中，逻辑开关spa与传统逐次比较阵列的连接电压相同，逻辑开关snb闭合到gnd。2.根据权利要求1所述的半幅降压的电容采样逐次逼近模数转换电路，其特征在于，传统逐次比较阵列的比较逻辑为：在最高位比较时，比较器正输入端相连电容阵列的最高位电容接vref，其余电容接地，比较器负输入端相连电容阵列接法相反，即最高位电容接地，其余电容接vref；如果vip＞vin，则正输入端最高位电容的逻辑开关spna接地，负输入端最高位电容的逻辑开关snna接vref，正输入端次高位电容的逻辑开关spn-1a接vref，负输入端次高位电容的逻辑开关snn-1a接地；否则，则正输入端最高位电容的逻辑开关spna维持不变即接vref，负输入端最高位电容的逻辑开关snna维持不变即接gnd，正输入端次高位电容的逻辑开关spn-1a接vref，负输入端次高位电容的逻辑开关snn-1a接地；按照上述逻辑执行次高位比较，直到最低位比较。3.根据权利要求1所述的半幅降压的电容采样逐次逼近模数转换电路，其特征在于，所述电路为单端输入结构时；所述的每组电容阵列包括上半部分电容阵列，逻辑开关执行以下操作：采样时，上电容阵列中，逻辑开关spa闭合到vin，逻辑开关spb闭合到vref；比较器负端接固定的参考电压电平，此时，vp＝vref；在最高位比较即该位置电容为2
n
c、次高位比较即该位置电容为2
n-1
c。。。至最低位比较即该位置电容为c时；上半部分电容阵列中，逻辑开关spa与传统逐次比较阵列的连接电压相同，逻辑开关spb闭合到gnd。4.一种半幅降压的电容采样逐次比较方法，采用权利要求1-2之一所采用的半幅降压的电容采样逐次逼近模数转换电路，其特征在于，所述比较过程中，逻辑开关执行以下操作：采样时，上电容阵列中，逻辑开关spa闭合到vin，逻辑开关spb闭合到vref；下电容阵列，逻辑开关spa闭合到vip，逻辑开关spb闭合到vref，此时，vp＝vn＝vref；在最高位比较即该位置电容为2
n
c、次高位比较即该位置电容为2
n-1
c。。。至最低位比较
即该位置电容为c时，；上半部分电容阵列中，逻辑开关spa与传统逐次比较阵列的连接电压相同，逻辑开关spb闭合到gnd；下电容阵列中，逻辑开关spa与传统逐次比较阵列的连接电压相同，逻辑开关snb闭合到gnd。
技术总结
一种半幅降压的电容采样逐次逼近模数转换电路及比较方法，涉及半导体技术芯片设计领域，该电路包括比较器以及在比较器输入端的电容阵列、配置电压和逻辑开关，所述电路为双端输入结构；电容阵列为两组，每组均包括上半部分电容阵列和下半部分电容阵列，且上下电容阵列一致，从第三至末个电容，电容值均为当前电容前面所有电容值之和；配置电压为Vin，Vip，Vref，gnd，逻辑开关安装在电容与配置电压之间，用于实现比较过程中配置电压的切换。本发明使得比较器的输入端电压即来自电容阵列的电压，在工作时减半，从而减小了输入端电压过大，有助于比较器选择低压工艺的晶体管，以及选用更低的供电电压，这样有助于节省电路的功耗。耗。耗。
技术研发人员：胡伟 何捷
受保护的技术使用者：共模半导体技术（苏州）有限公司
技术研发日：2022.03.04
技术公布日：2022/6/1