技术特征：
1.一种双电源驱动的控制电路，其特征在于，包括：输入信号调整电路、第一控制信号生成电路、第二控制信号生成电路和驱动电路，其中，所述输入信号调整电路被配置为生成第一调整信号、第二调整信号以及第三调整信号，并分别经由第一节点以及第三节点向所述第一控制信号生成电路提供所述第一调整信号和所述第三调整信号，以及经由第二节点向所述第二控制信号生成电路提供所述第二调整信号；所述第一控制信号生成电路被配置为根据所述第一调整信号和所述第三调整信号，生成第一控制信号，并经由第四节点向所述驱动电路中的上拉管提供所述第一控制信号；所述第二控制信号生成电路被配置为根据所述第二调整信号，生成第二控制信号，并经由第五节点向所述驱动电路中的所述上拉管提供所述第二控制信号；所述驱动电路被配置为根据所述第一控制信号与所述第二控制信号，控制所述上拉管在芯片外部电压大于芯片内部电压时，被关断或导通。2.根据权利要求1所述的双电源驱动的控制电路，其特征在于，所述上拉管包括：第一晶体管和第二晶体管，其中，所述第一晶体管的控制端耦接所述第四节点，所述第一晶体管的第一极耦接第一电压端，所述第一晶体管的第二极耦接信号输出端；所述第二晶体管的控制端耦接所述第五节点，所述第二晶体管的第一极耦接所述第一电压端，所述第二晶体管的第二极耦接所述信号输出端。3.根据权利要求1所述的双电源驱动的控制电路，其特征在于，所述输入信号调整电路包括：反相器链电路，其中，所述反相器链电路的输入端耦接信号输入端，所述反相器链电路的输出端耦接所述第三节点，所述反相器链电路中的首反相器的输出端耦接所述第一节点，所述反相器链电路中的尾反相器的输入端耦接所述第二节点。4.根据权利要求3所述的双电源驱动的控制电路，其特征在于，所述反相器链电路包括依次串联的3个反相器。5.根据权利要求2所述的双电源驱动的控制电路，其特征在于，所述第一控制信号生成电路包括：第四晶体管至第八晶体管、第一传输门、第一电阻器和第二电阻器，其中，所述第四晶体管的控制端耦接所述第二电压端，所述第四晶体管的第一极耦接所述第一电压端，所述第四晶体管的第二极耦接所述第一传输门的第一控制端；所述第五晶体管的控制端耦接所述第二电压端，所述第五晶体管的第一极耦接所述第一传输门的第一控制端，所述第五晶体管的第二极耦接所述第一电阻器的第一端；所述第一电阻器的第二端耦接所述第三电压端；所述第二电阻器的第一端耦接所述第一电压端，所述第二电阻器的第二端耦接所述第六晶体管的第一极；所述第六晶体管的控制极耦接所述第一节点，所述第六晶体管的第二极耦接所述第三电压端；所述第七晶体管的控制极耦接所述第二电压端，所述第七晶体管的第一极耦接所述第一电压端，所述第七晶体管的第二极耦接所述第八晶体管的第一极；所述第八晶体管的控制极耦接所述第六晶体管的第一极，所述第八晶体管的第二极耦
接所述第四节点；所述第一传输门的第二控制端耦接信号输入端，所述第一传输门的输入端耦接所述第三节点，所述第一传输门的输出端耦接所述第四节点。6.根据权利要求5所述的双电源驱动的控制电路，其特征在于，所述第四晶体管的宽长比大于所述第五晶体管的宽长比。7.根据权利要求6所述的双电源驱动的控制电路，其特征在于，所述第二控制信号生成电路包括：第二传输门，其中，所述第二传输门的第一控制端耦接所述第三电压端，所述第二传输门的第二控制端耦接所述第二电压端，所述第二传输门的输入端耦接所述第一节点，所述第二传输门的输出端耦接所述第五节点。8.根据权利要求3所述的双电源驱动的控制电路，其特征在于，所述驱动电路还包括作为下拉管的第三晶体管，其中，所述第三晶体管的控制端耦接所述第一节点，所述第三晶体管的第一极耦接所述信号输出端，所述第三晶体管的第二极耦接所述第三电压端。9.根据权利要求7所述的双电源驱动的控制电路，其特征在于，当所述第一电压端输入的所述芯片外部电压大于所述第二电压端输入的所述芯片内部电压与晶体管截止电压之和时，若所述信号输入端输入的为低电平信号时，所述第一控制信号为所述芯片外部电压，所述第二控制信号为接地电压，所述上拉管被关断，所述信号输出端输出接地电压；或若所述信号输入端输入的为高电平信号时，所述第一控制信号为所述接地电压，所述第二控制信号为所述芯片内部电压，所述上拉管被导通，所述信号输出端输出所述芯片外部电压。10.根据权利要求7所述的双电源驱动的控制电路，其特征在于，当所述第一电压端输入的所述芯片外部电压大于所述第二电压端输入的所述芯片内部电压，且小于所述芯片内部电压与晶体管截止电压之和时，或者当所述第一电压端输入的所述芯片外部电压小于所述第二电压端输入的所述芯片内部电压时，若所述信号输入端输入的为低电平信号时，所述第一控制信号为所述芯片内部电压，所述第二控制信号为接地电压，所述上拉管被关断，所述信号输出端输出接地电压；或若所述信号输入端输入的为高电平信号时，所述第一控制信号为所述接地电压，所述第二控制信号为所述芯片内部电压，所述上拉管被导通，所述信号输出端输出所述芯片外部电压。11.根据权利要求8所述的双电源驱动的控制电路，其特征在于，当所述信号输入端输入的为低电平信号时，所述下拉管被导通；或当所述信号输入端输入的为高电平信号时，所述下拉管被关断。12.一种双电源驱动的控制电路，其特征在于，包括：第一至第八晶体管、第一电阻器、第二电阻器、反相器链电路、第一传输门和第二传输门，其中，所述反相器链电路的输入端耦接信号输入端，所述反相器链电路的输出端耦接第三节点，所述反相器链电路中的首反相器的输出端耦接第一节点，所述反相器链电路中的尾反相器的输入端耦接第二节点；
所述第一晶体管的控制端耦接第四节点，所述第一晶体管的第一极耦接第一电压端，所述第一晶体管的第二极耦接信号输出端；所述第二晶体管的控制端耦接所述第五节点，所述第二晶体管的第一极耦接所述第一电压端，所述第二晶体管的第二极耦接所述信号输出端；所述第三晶体管的控制端耦接所述第一节点，所述第三晶体管的第一极耦接所述信号输出端，所述第三晶体管的第二极耦接第三电压端；所述第四晶体管的控制端耦接第二电压端，所述第四晶体管的第一极耦接所述第一电压端，所述第四晶体管的第二极耦接所述第一传输门的第一控制端；所述第五晶体管的控制端耦接所述第二电压端，所述第五晶体管的第一极耦接所述第一传输门的第一控制端，所述第五晶体管的第二极耦接所述第一电阻器的第一端；所述第一电阻器的第二端耦接所述第三电压端；所述第二电阻器的第一端耦接所述第一电压端，所述第二电阻器的第二端耦接所述第六晶体管的第一极；所述第六晶体管的控制极耦接所述第一节点，所述第六晶体管的第二极耦接所述第三电压端；第七晶体管的控制极耦接所述第二电压端，所述第七晶体管的第一极耦接所述第一电压端，所述第七晶体管的第二极耦接所述第八晶体管的第一极；所述第八晶体管的控制极耦接所述第六晶体管的第一极，所述第八晶体管的第二极耦接所述第四节点；所述第一传输门的第二控制端耦接信号输入端，所述第一传输门的输入端耦接所述第三节点，所述第一传输门的输出端耦接所述第四节点；所述第二传输门的第一控制端耦接所述第三电压端，所述第二传输门的第二控制端耦接所述第二电压端，所述第二传输门的输入端耦接所述第一节点，所述第二传输门的输出端耦接所述第五节点。
技术总结
本公开的实施例提供一种双电源驱动的控制电路，属于集成电路技术领域。所述电路包括：输入信号调整电路生成第一调整信号、第二调整信号及第三调整信号，分别经由第一节点以及第三节点向第一控制信号生成电路提供第一调整信号和第三调整信号，经由第二节点向第二控制信号生成电路提供第二调整信号；第一控制信号生成电路根据第一调整信号和第三调整信号，生成第一控制信号，经由第四节点向驱动电路中的上拉管提供第一控制信号；第二控制信号生成电路根据第二调整信号，生成第二控制信号，经由第五节点向驱动电路中的上拉管提供第二控制信号；驱动电路根据第一控制信号与第二控制信号，控制上拉管在芯片外部电压大于芯片内部电压时，被关断或导通。被关断或导通。被关断或导通。
技术研发人员：轩昂
受保护的技术使用者：圣邦微电子（北京）股份有限公司
技术研发日：2022.07.26
技术公布日：2022/10/25