1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：设置于所述基底(100)内的第二导电类型掺杂区(102)；
3.根据权利要求2所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型掺杂区(102)与所述第一沟槽栅(200)和所述第二沟槽栅(300)均连接。
4.根据权利要求3所述的半导体器件，其特征在于：沿所述基底的厚度方向，所述第二导电类型掺杂区(102)与所述第一导电类型源区(101)相连接。
5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件还包括第一电极(400)；
6.根据权利要求5所述的半导体器件，其特征在于，所述第一电极(400)具有延伸至所述基底(100)内的延伸部(401)；
7.根据权利要求6所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述延伸部(401)设置于所述第一沟槽栅(200)的两侧，所述第一导电类型源区(101)与所述第一沟槽栅(200)的两侧的部分侧壁相连接。
8.根据权利要求6所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述延伸部(401)设置于所述第一沟槽栅(200)的一侧，所述第一导电类型源区(101)与靠近所述延伸部(401)一侧的所述第一沟槽栅(200)的部分侧壁相连接。
9.根据权利要求6所述的半导体器件，其特征在于，所述第一导电类型源区(101)与靠近所述第一沟槽栅(200)一侧的所述延伸部(401)的至少部分侧壁相连接。
10.根据权利要求6所述的半导体器件，其特征在于，所述第二导电类型掺杂区(102)与靠近所述第二沟槽栅(300)一侧的所述延伸部(401)的侧壁相连接。
11.根据权利要求6所述的半导体器件，其特征在于，所述第二导电类型掺杂区(102)与所述延伸部(401)的至少部分底部相连接。
12.根据权利要求11所述的半导体器件，其特征在于，所述第一导电类型源区(101)与所述延伸部(401)的部分底部相连接；
13.根据权利要求6所述的半导体器件，其特征在于，所述第二导电类型掺杂区(102)包括第二导电类型接触区(1022)；
14.根据权利要求13所述的半导体器件，其特征在于，沿所述基底(100)的厚度方向，所述第二导电类型接触区(1022)与所述第一导电类型源区(101)相连接。
15.根据权利要求13所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型接触区(1022)与所述延伸部(401)的部分侧壁相连接。
16.根据权利要求15所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与所述延伸部(401)的全部底部相连接。
17.根据权利要求16所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与靠近所述第一沟槽栅(200)一侧的所述延伸部(401)的部分侧壁相连接。
18.根据权利要求17所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与靠近所述第二沟槽栅(300)一侧的所述延伸部(401)的全部侧壁相连接。
19.根据权利要求16所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与靠近所述第一沟槽栅(200)一侧的所述延伸部(401)的部分侧壁相连接。
20.根据权利要求19所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与靠近所述第二沟槽栅(300)一侧的所述延伸部(401)的部分侧壁相连接。
21.根据权利要求15所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与靠近所述第一沟槽栅(200)一侧的所述延伸部(401)的部分底部相连接。
22.根据权利要求21所述的半导体器件，其特征在于，所述第二导电类型接触区(1022)与靠近所述第一沟槽栅(200)一侧的所述延伸部(401)的部分侧壁相连接。
23.根据权利要求12所述的半导体器件，其特征在于，所述第二导电类型掺杂区(102)还包括第二导电类型阱区(1021)；
24.根据权利要求23所述的半导体器件，其特征在于，沿所述基底(100)的厚度方向，所述第二导电类型阱区(1021)与所述第二导电类型接触区(1022)和所述第一导电类型源区(101)均连接。
25.根据权利要求23所述的半导体器件，其特征在于，所述第二导电类型阱区(1021)与远离所述第一电极(400)的一侧的所述第二导电类型接触区(1022)相连接。
26.根据权利要求23所述的半导体器件，其特征在于，沿所述基底(100)的厚度方向，所述第二导电类型阱区(1021)与所述第二导电类型接触区(1022)的底面相连接。
27.根据权利要求26所述的半导体器件，其特征在于，沿所述基底(100)的厚度方向，所述第二导电类型阱区(1021)与所述第一导电类型源区(101)的底面相连接。
28.根据权利要求26所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与所述第二导电类型接触区(1022)的至少部分侧面相连接。
29.根据权利要求28所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与所述第一沟槽栅(200)的部分侧壁相连接。
30.根据权利要求28或29所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与所述第二沟槽栅(300)的部分侧壁相连接。
31.根据权利要求28所述的半导体器件，其特征在于，所述第二导电类型阱区(1021)与靠近所述第一沟槽栅(200)一侧的所述第二导电类型接触区(1022)的部分侧面相连接。
32.根据权利要求31所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二沟槽栅(300)与所述延伸部(401)的一侧相连接。
33.根据权利要求32所述的半导体器件，其特征在于，沿所述基底(100)的厚度方向，所述第二沟槽栅(300)与所述延伸部的部分底部相连接。
34.根据权利要求28所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与靠近所述第二沟槽栅(300)一侧的所述第二导电类型接触区(1022)的至少部分侧面相连接。
35.根据权利要求34所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与靠近所述第一沟槽栅(200)一侧的所述第二导电类型接触区(1022)的部分侧面相连接。
36.根据权利要求35所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与靠近所述第二沟槽栅(300)一侧的所述第二导电类型接触区(1022)的全部侧面相连接。
37.根据权利要求35所述的半导体器件，其特征在于，所述第二导电类型掺杂区(102)还包括第二导电类型重掺杂区(1023)；
38.根据权利要求37所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型重掺杂区(1023)与所述延伸部(401)和所述第二沟槽栅(300)均连接。
39.根据权利要求37或38所述的半导体器件，其特征在于，沿所述基底(100)的厚度方向，所述第二导电类型重掺杂区(1023)与所述第二导电类型阱区(1021)和所述第二导电类型接触区(1022)均连接。
40.根据权利要求37所述的半导体器件，其特征在于，所述第二导电类型重掺杂区(1023)与靠近所述第二沟槽栅(300)的所述延伸部(401)的部分侧壁相连接。
41.根据权利要求40所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与靠近所述第一沟槽栅(200)一侧的所述第二导电类型接触区(1022)的部分侧面相连接。
42.根据权利要求41所述的半导体器件，其特征在于，沿所述第一沟槽栅(200)和所述第二沟槽栅(300)的间隔方向，所述第二导电类型阱区(1021)与靠近所述第二沟槽栅(300)一侧的所述第二导电类型接触区(1022)部分侧面相连接。
43.根据权利要求37所述的半导体器件，其特征在于，所述第二导电类型重掺杂区(1023)的掺杂离子浓度大于所述第一导电类型源区(101)的掺杂离子浓度。
44.根据权利要求43所述的半导体器件，其特征在于，所述第二导电类型重掺杂区(1023)的掺杂离子浓度为1018～1021cm-3，和/或，所述第一导电类型源区(101)的掺杂离子浓度为1018～1021cm-3。
45.根据权利要求23所述的半导体器件，其特征在于，所述第二导电类型阱区(1021)的离子掺杂浓度小于所述第二导电类型接触区(1022)的离子掺杂浓度。
46.根据权利要求45所述的半导体器件，其特征在于，所述第二导电类型阱区(1021)的离子掺杂浓度为1016～1018cm-3，和/或，所述第二导电类型接触区(1022)的离子掺杂浓度为1018～1021cm-3。
47.根据权利要求23所述的半导体器件，其特征在于：所述半导体器件还包括第一导电类型漂移区(103)；
48.根据权利要求47所述的半导体器件，其特征在于，所述第一导电类型漂移区(103)与所述第一沟槽栅(200)和所述第二沟槽栅(300)的底部均连接。
49.根据权利要求48所述的半导体器件，其特征在于，所述第一导电类型漂移区(103)与所述第一沟槽栅(200)和所述第二沟槽栅(300)的部分侧壁均连接。
50.根据权利要求49所述的半导体器件，其特征在于：所述第一导电类型漂移区(103)的离子掺杂浓度为1013～1015cm-3。
51.根据权利要求23所述的半导体器件，其特征在于：所述半导体器件还包括第二电极(500)；
52.根据权利要求51所述的半导体器件，其特征在于：所述半导体器件还包括第一导电类型缓冲区(104)；
53.根据权利要求52所述的半导体器件，其特征在于，所述半导体器件还包括第二导电类型集电区(105)；
54.根据权利要求53所述的半导体器件，其特征在于：所述第二导电类型集电区(105)的离子掺杂浓度为1018～1021cm-3。
55.根据权利要求52所述的半导体器件，其特征在于，所述第一导电类型缓冲区(104)的离子掺杂浓度为1014～1016cm-3。
56.根据权利要求5-55任一项所述的半导体器件，其特征在于，所述半导体器件还包括隔离层(410)；
57.根据权利要求2-55任一项所述的半导体器件，其特征在于，所述第一导电类型中的导电离子n型离子，所述第二导电类型中的导电离子为p型离子；
58.一种半导体器件的制备方法，其特征在于，所述方法包括：
59.根据权利要求58所述的方法，其特征在于，所述形成第一沟槽栅和第二沟槽栅包括：
60.根据权利要求58所述的方法，其特征在于，在所述形成第一沟槽栅和第二沟槽栅之后，所述方法还包括：
61.根据权利要求60所述的方法，其特征在于：沿所述第一沟槽栅和所述第二沟槽栅的间隔方向，所述第二导电类型掺杂区与所述第一沟槽栅和所述第二沟槽栅均连接。
62.根据权利要求61所述的方法，其特征在于，沿所述基底的厚度方向，所述第二导电类型掺杂区与所述第一导电类型源区相连接。
63.根据权利要求60所述的方法，其特征在于，在所述形成第一导电类型源区之前，从所述基底的第一侧，对所述基底进行至少两次离子注入，形成第二导电类型掺杂区包括：
64.根据权利要求63所述的方法，其特征在于，沿所述基底的厚度方向，所述第二导电类型阱区与所述第二导电类型接触区和所述第一导电类型源区均连接。
65.根据权利要求63所述的方法，其特征在于，所述形成第一导电类型源区包括：
66.根据权利要求65所述的方法，其特征在于，在形成第一导电类型源区之后，所述方法还包括：
67.根据权利要求66所述的方法，其特征在于，所述在所述基底的第一侧形成第一电极包括：
68.根据权利要求67所述的方法，其特征在于，在所述隔离层和所述基底中形成接触孔之后，在所述隔离层上以及所述接触孔中形成所述第一电极之前，所述从所述基底的第一侧，对所述基底进行至少两次离子注入，形成第二导电类型掺杂区还包括：
69.根据权利要求68所述的方法，其特征在于，从所述基底的第一侧，对所述基底进行第三次离子注入，形成第二导电类型接触区之后，所述从所述基底的第一侧，对所述基底进行至少两次离子注入，形成第二导电类型掺杂区还包括：
70.根据权利要求69所述的方法，其特征在于，沿所述基底的厚度方向，所述第二导电类型重掺杂区与所述第二导电类型阱区和所述第二导电类型接触区均连接。
71.根据权利要求58-70任一项所述的方法，其特征在于，所述方法还包括：
72.根据权利要求71所述的方法，其特征在于，在所述基底的第二侧形成第二电极之前，所述方法还包括：
73.根据权利要求72所述的方法，其特征在于，从所述基底的第二侧，对所述基底依次进行第五次离子注入之后，在所述基底的第二侧形成第二电极之前，所述方法还包括：
74.一种芯片，其特征在于，包括权利要求1-57任一项所述的半导体器件。