二 PMOS晶体管和第二 NMOS晶体管的漏极连接的第二节点；延迟电路单元，包括延迟PMOS晶体管和延迟NMOS晶体管,它们被配置为均通过各自的栅极接收输入信号，并且串联连接以使与延迟PMOS晶体管和延迟NMOS晶体管的漏极连接的第五节点被连接到与第一 NMOS晶体管的源极和二 PMOS晶体管的源极连接的节点。
[0031]第一节点的充电时间和放电时间及第二节点的充电时间和放电时间可基于延迟单元电路的延迟PMOS晶体管和延迟NMOS晶体管的数量而被控制。
【附图说明】
[0032]图1是示出根据第一示例的CMOS反相器电路装置的示意图。
[0033]图2和图3是示出在图1中示出的CMOS反相器电路装置的充电/放电路径的示意图。
[0034]图4是图1中示出的CMOS反相器电路装置的工作时序的示图。
[0035]图5是示出根据第二示例的CMOS反相器电路装置的示意图。
[0036]在整个附图和【具体实施方式】中，除非另外描述或提供，否则相同的附图参考标号将被理解为表示相同的元件、特征和结构。为了清楚、说明和方便，附图可不必成比例，并且可夸大附图中元件的相对尺寸、比例和描绘。
【具体实施方式】
[0037]提供以下详细描述以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的系统、设备和/或方法的各种改变、修改和等同物对本领域的普通技术人员而言将是显然的。所描述的处理步骤和/或操作的进展是示例；然而，除了必需按特定顺序发生的步骤和操作之外，处理步骤和/或操作的顺序不限于在此阐述的顺序，并且可如本领域中公知地改变。此外，为了更加清楚和简明，可省略对本领域的普通技术人员公知的功能和构造的描述。
[0038]在此描述的特征可以以不同形式实现，并且不应被解释为限于在此描述的示例。相反地，提供在此描述的示例，使得本公开将是彻底和完整的，并且在此描述的示例将向本领域的普通技术人员传达本公开的全部范围。
[0039]将理解，当元件或层被称为“在”另一元件或层“上”或“连接到”另一元件或层时，其可直接地在另一元件或层上或直接地连接到另一元件或层或者可存在中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”或“直接连接到”另一元件或层时，不存在中间元件或层。相同的标号始终表示相同的元件。如在此使用的，术语“和/或”包括一个或更多个相关联的列出项的任何组合和所有组合。
[0040]将理解，虽然在此可使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一元件、组件、区域、层和/或部分与另一区域、层和/或部分进行区分。这些术语不必暗示元件、组件、区域、层和/或部分的特定顺序或布置。因此，在不脱离本发明的教导性描述的情况下，下面讨论的第一元件、组件、区域、层或部分可被叫做第二元件、组件、区域、层或部分。
[0041]为了便于描述，在这里可使用空间相对术语，诸如“下面的”、“上面的”等，用来描述如在图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而，示例术语“在…下方”可包括“在…上方”和“在…下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。
[0042]这里使用的术语只是出于描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应该理解，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
[0043]除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的意义相同的意义。还将理解，诸如那些在通常使用的字典中定义的术语应被解释为具有与它们在相关领域的上下文中的意义一致的意义，并且除非在此特别清楚地定义，否则将不被解释为理想的或过于正式的意义。
[0044]对从本示例的CMOS反相器电路装置获得的效果的描述如下。
[0045]即，本示例进一步提供一种当输入信号转换时分别单独地生成MP3和丽3的各自栅极节点的充电路径和放电路径的延迟电路单元。
[0046]因此，当输入信号转换时，来自PMOS MP3和NMOS丽3的各个栅极节点的一个节点首先被充电或者放电，并且在经过特定的时间间隔tl和t2之后另一个节点被充电或者放电，因此，PMOS MP3和NMOS丽3可在tl和t2之间的时间间隔期间同时截止。
[0047]通过使用这种方法，提供在转换输入信号时最小化或者减少在CMOS反相器产生的短路电流的效果。
[0048]此外，本示例能够提供一种与用于减少短路电流的传统电路结构相比更简单的电路结构。示例中，延迟电路单元只包括PMOS和NMOS。因此,示例中的电路的尺寸还可小于其他方法中的电路的尺寸。
[0049]此外，本示例可有效地防止或者有效地最小化短路电流的产生。这一目标由于当在延迟电路单元添加PMOS和NMOS时，PMOS MP3和NMOS丽3的栅极节点被充电和放电的时间tl和t2变化而被实现。
[0050]所提供的示例基本上以如下内容为特征:在CMOS反相器的输入信号转换的瞬间，通过根据延迟时间给输出端的PMOS和NMOS充电和放电来消除在输入信号转换时所生成的短路电流。S卩，示例防止在输入信号转换时，PMOS和NMOS同时导通。
[0051]参照附图对关于根据本描述提供这些特征的CMOS反相器电路装置的示例进行描述。
[0052]图1示出根据本公开的示例I的解释CMOS反相器电路装置的示意图。
[0053]如图1所示，当考虑到CMOS反相器电路装置100的结构时，PMOS MPl和NMOS丽I串联连接。PMOS MPl的源极被连接到电源电压端。此外，PMOS MP2和NMOS丽2彼此串联连接。匪OS丽I的源极被接地。在图1的示例中，PMOS MPUNM0S丽1、PMOS MP2和NMOSMN2的栅极被配置为从输入端(IN)接收相同的信号。
[0054]此外，节点NI形成于PMOS MPl的漏极和NMOS丽I的漏极彼此连接的点。此外，节点N2形成于PMOS MP2的漏极和NMOS丽2的漏极彼此连接的点。
[0055]其中，节点NI连接到PMOS MP3的栅极，PMOS MP3的源极连接到电源电压端。节点N2连接到NMOS MN3的栅极，NMOS MN3的源极被接地。此外，节点N3形成于PMOS MP3的漏极和NMOS丽3的漏极连接的点。节点N3与输出电容器Cujad连接成一排。这里，输出电容器Cum会是相对大的电容器，S卩，具有大电容量的巨大的电容器。因此，为了驱动大的负载，在反相器电路上会产生大的短路电流。
[0056]同时，节点N4形成于NMOS丽I的源极和PMOS MP2的源极连接的点。节点N4与延迟电路单元110连接。
[0057]延迟电路单元110包括串联连接的PMOS MP4和NMOS MN4。此夕卜，PMOS MP4的源极被连接到电源电压端，NMOS MN4的源极被接地。
[0058]此外，延迟电路单元110提供用于连接节点N4和输入端(IN)的结构。例如，节点N5形成于PMOS MP4的漏极和NMO