技术特征：
1.一种通信芯片，其特征在于，包括：多个同步模块、一套缓存模块和多个对齐模块；其中，所述同步模块，被设置为接收对应通道的数据，并对接收的所述数据进行同步，并将同步后的数据存入所述缓存模块；所述缓存模块包括多个先入先出队列fifo；所述fifo，被设置为缓存对应同步模块输出的同步后的数据；所述对齐模块，被设置为将所述缓存模块中的对应通道同步后的数据进行对齐，并将对齐的数据合并输出。2.根据权利要求1所述的通信芯片，其特征在于，多个对齐模块输出数据的速率不完全相同。3.根据权利要求1所述的通信芯片，其特征在于，所述同步模块的数量为8个，所述对齐模块的数量为7个；所述fifo的数量为8个。4.根据权利要求3所述的通信芯片，其特征在于，所述多个对齐模块包括4个第一对齐模块，2个第二对齐模块和1个第三对齐模块；其中，所述第一对齐模块，被设置为将两个fifo对应缓存的两条通道同步后的数据进行对齐，并将所述两条通道同步后的数据合并输出；所述第二对齐模块，被设置将4个fifo对应缓存的4条通道同步后的数据进行对齐，并将所述4条通道同步后的数据合并输出；所述第三对齐模块，被设置为将8个fifo对应缓存的8条通道同步后的数据进行对齐，并将所述8条通道同步后的数据进行合并输出。5.一种数据处理方法，其特征在于，所述方法应用于如权利要求1-4任一项所述的通信芯片，所述方法包括：通过同步模块接收对应通道上的数据，并对接收的所述数据进行同步，并将同步后的数据存入缓存模块；通过所述缓存模块中的每个先入先出队列fifo缓存对应同步模块输出的同步后的数据；通过多个对齐模块中的至少一个对齐模块，将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出。6.根据权利要求5所述的方法，其特征在于，所述方法还包括：通过所述同步模块将同步状态信息以及通道标识发送给配置速率对应的对齐模块；在所述缓存模块缓存与配置速率对应的全部通道同步后的数据的情况下，向所述配置速率对应的对齐模块发送通知消息；所述将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出，包括：在接收到所述同步状态信息以及所述通知消息的情况下，读取所述缓存模块中fifo缓存的对应通道的同步后的数据，并基于所述通道标识将读取的数据进行排列并输出。7.根据权利要求5所述的方法，其特征在于，在配置速率为一个通道的数据速率的情况下，通过每个所述同步模块接收对应通道上的数据，并对接收的所述数据进行同步，并将同步后的数据发送至下游的接收侧。8.根据权利要求5或6所述的方法，其特征在于，
在配置速率为两条通道的数据速率之和，且多个对齐模块分别对应接收8条通道上的数据的情况下，通过多个对齐模块中的至少一个对齐模块，将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出，包括：通过4个第一对齐模块，将缓存模块中8个fifo对应缓存的8条通道同步后的数据进行对齐，并将对齐的数据合并输出；其中，每个第一对齐模块，被设置为将缓存模块中两个fifo对应缓存的两道通道同步后的数据进行对齐，并将所述两条通道同步后的数据合并输出。9.根据权利要求5或6所述的方法，其特征在于，在配置速率为4条通道的数据速率之和，且多个对齐模块接收8条通道上的数据的情况下，通过多个对齐模块中的至少一个对齐模块，将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出，包括：通过两个第二对齐模块，将缓存模块中8个fifo对应缓存的8条通道同步后的数据进行对齐，并将对齐的数据合并输出；其中，每个第二对齐模块，被设置为将缓存模块中4个fifo对应缓存的4条通道同步后的数据进行对齐，并将所述4条通道同步后的数据合并输出。10.根据权利要求5或6所述的方法，其特征在于，在配置的传输速率为8条通道的传输速率之和，且多个对齐模块接收8条通道上的数据的情况下，通过多个对齐模块中的至少一个对齐模块，将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出，包括：通过1个第三对齐模块，将缓存模块中8个fifo对应缓存的8条通道同步后的数据进行对齐，并所述8条通道同步后的数据合并输出；其中，第三对齐模块，被设置为将缓存模块中8个fifo对应缓存的8条通道同步后的数据进行对齐，并将所述8条通道同步后的数据合并输出。11.根据权利要求5或6所述的方法，其特征在于，在配置速率包括4条通道的数据速率之和，以及两条通道的数据速率，且多个对齐模块接收8条通道上的数据的情况下，通过多个对齐模块中的至少一个对齐模块，将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出，包括：通过1个第二对齐模块，将缓存模块中4个fifo对应缓存的4条通道同步后的数据进行对齐，并通过两个第一对齐模块，将缓存模块中另外4个fifo对应缓存的4条通道同步后的数据进行对齐，以及将同步后的数据合并输出。12.根据权利要求5或6所述的方法，其特征在于，还包括：在每两条通道同步后的数据之间的时间偏斜超过设定范围的情况下，通过所述对齐模块对所述缓存模块中的fifo进行清空，并返回通过每个同步模块接收对应通道上的数据，并对接收的所述数据进行同步，并将同步后的数据存入缓存模块的操作。
技术总结
本申请实施例提供一种通信芯片以及数据处理方法，其中该通信芯片包括：多个同步模块、一套缓存模块和多个对齐模块；其中，每个所述同步模块，被设置为接收对应通道的数据，并对接收的所述数据进行同步，并将同步后的数据存入缓存模块；所述缓存模块包括多个先入先出队列FIFO；所述FIFO，被设置为缓存对应同步模块输出的同步后的数据；所述多个对齐模块中的至少一个对齐模块，被设置为将所述缓存模块中的所有通道同步后的数据进行对齐，并将对齐的数据合并输出。据合并输出。据合并输出。
技术研发人员：丁瑞香
受保护的技术使用者：深圳市中兴微电子技术有限公司
技术研发日：2020.11.06
技术公布日：2022/5/6