一种用于高速光互连的PAM4发射机驱动电路

本发明涉及光互连及高速光收发通信系统领域，尤其涉及一种用于高速光互连的pam4(四级脉冲幅度调制)发射机驱动电路。

背景技术：

近年来，物联网、云计算和智能传感等新型技术蓬勃发展，因此数据流量呈现爆炸式增长。为了支撑如此庞大的数据流量，需要新建大量的数据中心，以加快信息交换和传输。然而，数据中心的数量不能无限增长，解决流量爆炸问题的根本还是要提升单位时间内数据传输、交换和处理量。因此，这对骨干网以及数据中心内部的传输和交换速率提出了更高的要求。受“电子瓶颈”的限制，传统的电互连难以适应10gb/s以上的超高速数据传输，而拥有高带宽、大容量和低损耗等优点的光纤通信技术成为问题解决的关键。因此，面对快速增长的海量数据，提升光互连芯片的传输速率成为当前的研究热点之一。

目前，提高光互连传输速率的主要思路是增加并行光信道数量或/和增加传输信号所携带的信息量。然而，并行光信道数量不能无限增加，否则将使系统复杂度增加，系统成本大幅升高。因此，提升光电带宽以支撑更高速率成为光纤通信技术的主要研究方向之一。随着100g/200g/400g以太网光通信标准的发布，单通道的传输速率需达到50gb/s及以上^[14]，传统非归零码(nrz)调制格式的光发射机在带宽拓展和芯片成本上遇到了极大的挑战，为提升性能而引入复杂的预加重和均衡技术往往会占用更大的面积，消耗更多的功耗，所以必须寻求新的解决方法。

为了实现更高的传输速率，业界已开始考虑使用多级调制方式来突破这一难题。四级脉冲幅度调制(pam4)采用4个不同的信号电平来传输数据信息，每个符号周期可表示2比特的逻辑信息。因此，要实现同样比特率的信号传输能力，pam4信号的波特率只有nrz信号的一半，带宽要求也是如此。鉴于pam4的上述优势，近年来对其研究越来越广泛。然而，与传统nrz调制格式的光发射机不同，pam4调制格式对发射机的设计提出了许多新的要求，其中如何构建叠加调制架构，提升pam4发射机的单路传输速率为时下的研究热点。

为解决这一问题国内外开展了许多研究，并在pam4光发射机方面取得了很大的进展。例如，林福江等人设计了一种电流模逻辑(cml)的pam4发射机，实现了pam4信号的大摆幅输出，但其传输速率只有5gb/s，且因引入了超大的尾电流，消耗了非常高的功耗^[1]；肖蠡虎等人设计了一种基于pam4技术的超远距离传输模块^[2]，但其pam4信号的产生依赖于已成型的编码器，并未集成到电路中。此外，soenenw等人以cml技术实现了一款50gb/spam4光发射机驱动电路，但预加重设计中的门电路限制了高速性能^[3]；ritop等人同样基于cml技术实现了100gb/s的pam4光发射机驱动电路，但为提升电路带宽而引入的电感占用了很大的芯片面积^[4]。

目前，国内有关pam4高速光发射机的专利未见发布。综上所述，在更高速率网络交换的需求背景下，以有限复杂度和功耗实现pam4光发射机的传输速率提升还有很大的研究空间。

参考文献：

[1]汪少波,林福江.一种超大摆幅5gb/spam4发射器设计[j].信息技术与网络安全,2019,38(02):37-40.

[2]肖蠡虎,佘丽,徐红春,等.基于pam4技术的50gbit/s40kmqsfp28传输模块[j].光通信研究,2019(02):51-54.

[3]soenenw,lambrechtj,yinx,etal.pam-4vcseldriverwithselectivefalling-edgepre-emphasis[j].electronicsletters,2018,54(3):155-157.

[4]ritop,lopezig,awnya,etal.high-efficiency100-gb/s4-vpppam-4driverinsige:cbicmosforopticalmodulators[c]//2017ieeeasiapacificmicrowaveconference(apmc).kualalumpar,malaysia,2017:1-4.

技术实现要素：

由于传统光互连的带宽限制，nrz格式难以实现更高传输速率的光发射机。为了实现有限带宽下传输速率的突破，本发明基于sigebicmos工艺提出了一种用于高速光互连的pam4发射机驱动电路。本发明主要利用采样再定时和2:1复用器的结合，实现所需采样时钟的频率减半，突破采样率对传输速率的限制，实现四路nrz信号叠加成一路pam4信号，大大提升单通路光互连的传输速率，有望应用于下一代100g/200g/400g以太网，，详见下文描述：

一种用于高速光互连的pam4发射机驱动电路，所述电路包括：

四个输入缓冲级，用于提供输入阻抗匹配；

四个d触发器，对输入信号采样再定时，消除相位差；

两个2:1复用器，将四路25gb/snrz信号转为两路50gb/snrz信号；

两个宽带放大器，对复用器的输出信号整形，并提升带宽；

一个cml加法器，将两路nrz信号叠加成一路pam4信号，实现单路数据传输率翻倍；

一个宽带输出缓冲级，用于提供输出阻抗匹配，集成两种带宽拓展方式，提升传输通路带宽。

其中，所述输入缓冲级采用差分结构，输出节点与输入节点之间接反馈电阻ri，输出节点与电源电压之间接负载电阻ro，确保输出摆幅，ro和ri实现阻抗匹配；输入节点和差分对发射级均接尾电流源。

进一步地，所述d触发器由两级锁存器级联而成。

其中，所述cml加法器中引入了低压共源共栅电流镜；所述电路通过采样再定时和2:1复用器的结合，减半所需采样时钟的频率。

进一步地，所述宽带输出缓冲级采用ft倍增器结构，实现相同增益下差分对输入电容的减小，设置有源电感结构，以电感谐振的方式增加带宽。

本发明提供的技术方案的有益效果是：

1、使用pam4调制方式，在波特率不变的前提下，每个单位间隔(ui)传输的比特率翻倍，在相同传输速率下大大节省了电路带宽；

2、通过采样再定时和2:1复用器的结合，减半了所需采样时钟的频率，避免了采样率对传输速率的限制，将四路nrz信号叠加成一路pam4信号，大大提升了单路光互连通路的最大传输速率，在大数据量和长距传输的应用场景中可大大减少成本；

3、在电流模逻辑(cml)加法器中引入了低压共源共栅电流镜的设计，避免了电流镜像不精确和输出阻抗变化的非理想因素，提升了pam4叠加调制的输出线性度；

4、本发明在宽带输出缓冲级采用ft倍增器的结构，实现相同增益下差分对输入电容的减小，设置有源电感结构，以电感谐振的方式增加带宽。电路设计中集成了多种带宽拓展方式，且未引入占用芯片面积大的无源电感，提升了整个传输通路的带宽，获得了更好的信号传输质量。

综上所述，本发明提出的光发射机电路在实际应用中具有良好的应用前景。

附图说明

图1为pam4发射机驱动电路的架构图；

图2为输入缓冲级电路图；

图3为d触发器电路图；

图4为2:1复用器电路图；

图5为宽带放大器电路图；

图6为cml加法器电路图；

图7为宽带输出缓冲级电路图；

图8为4路25gb/snrz合成100gb/spam4的示意图。

(a)为输入数据的25gb/snrz眼图；(b)为经复用后的50gb/snrz眼图；(c)为输出的100gb/spam4眼图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明实施方式作进一步地详细描述。

实施例1

本发明实施例提出了一种用于高速光互连的pam4发射机驱动电路，参见图1，该电路包括：

四个输入缓冲级，提供电路的输入阻抗匹配；

四个d触发器，对输入信号采样再定时，消除可能存在的相位差；

两个2:1复用器，将四路25gb/snrz信号转为两路50gb/snrz信号；

两个宽带放大器，对复用器的输出信号整形，并提升带宽；

一个cml加法器，将两路nrz信号叠加成一路pam4信号，实现单路数据传输率翻倍。

一个宽带输出缓冲级，提供电路输出阻抗匹配的同时，集成两种带宽拓展方式，提升了整个传输通路的带宽。

实施例2

图1为pam4发射机驱动电路的架构图。四路25gb/snrz信号经过输入缓冲级的缓冲，由d触发器对信号进行采样再定时，再定时后的信号分别通过两个2:1复用器复用，得到两路50gb/s的nrz信号，这两路信号再经过宽带放大器进行放大整形，随后经电流模逻辑(cml)加法器进行信号叠加，获得一路pam4信号，pam4信号通过宽带输出缓冲级缓冲后输出。

下面详细描述图1结构图中关键电路模块的具体实现形式。

图2为输入缓冲级电路图。整体采用差分结构，抑制噪声对输出的影响；输入信号接入差分对qa、qb的基极，集电极分别为输出节点vo-、vo+。其中，输出节点与输入节点之间接反馈电阻ri，输出节点与电源电压之间接负载电阻ro，确保输出摆幅，ro和ri共同实现阻抗匹配，减小高频信号传输线的反射；输入节点和差分对发射级均接尾电流源，保证电路的直流工作点。

图3为d触发器电路图，由两级锁存器级联而成。对于单个触发器，q1a、q1b基极接入差分输入信号，发射极相连，集电极为输出节点，并各自与电源电压之间接入负载电阻r1；q2a、q2b的基极和集电极交叉耦合，并与两输出节点相连，发射极相连；差分时钟信号分别接入q3、q4，控制输入信号的采样和维持状态，时钟差分对的集电极分别与输入差分对的发射极和交叉耦合对的发射极相连，q3、q4发射极相连，并与尾电流管q0的集电极相接，尾电流基极电压由偏压vb提供，发射极接地。当clk为正时钟时，q3导通，q4关断，锁存器处于采样过程；当clk为负时钟时，q4导通，q3关断，锁存器输出正时钟时的采样信号，实现对信号的采样再定时。

图4为2:1复用器电路图。其采用电流控制模式工作，m1a、m1b和m2a、m2b分别为两路数据的输入管，且其输出节点连接在一起，m3、m4分别为它们的尾电流管，r2为负载电阻，m3、m4栅极与电阻相连，并接入偏置电压vbias，栅极与时钟信号之间连接电容，滤除直流成分；当时钟clk为正时钟时，m3开启，m4关断，din1信号被输出；当时钟clk为负时钟时，m4开启，m3关断，din2信号被输出。这样即可实现两路信号的复用。

图5为宽带放大器的电路图，实现对复用器输出波形整形的同时获得更大的带宽。vi+和vi-接入输入信号，经由q2a和q2b进行放大，并在输出节点vo+、vo-输出。在宽带扩展方法中使用了电容简并技术，通过电阻rs和电容cs，引入了ωz＝-1/rscs的低频零点，补偿由负载电阻r3和cl形成的低频极点造成的带宽下降。

图6为电流模逻辑(cml)加法器电路图。两抽头分别接入msb(最高有效位)和lsb(最低有效位)信号，尾电流比为2:1，即msb抽头输出端电流为lsb抽头的2倍，msb与lsb两路电流在输出节点vo-、vo+处叠加，通过负载电阻r4将叠加的电流转化为电压信号输出。其中，尾电流采用低压共源共栅结构，msb抽头中m3a、m3b栅极相连，接入偏置电压vbias，漏极分别与基准电流2iref和m1a、m1b源极相接，源极分别接m4a、m4b漏极；m4a、m4b的栅极与m3a漏极相接，源极接入地电位；lsb抽头尾电流的设计与msb结构一致，区别为基准电流为iref。低压共源共栅结构的引入提高了镜像精度，减小了消耗的电压余度，也减小了沟道长度调制效应对电路的影响。

图7为宽带输出缓冲级电路图和其部分电路的等效电路图。整体采用ft倍增器结构，q5a、q5b的基极接差分输入信号，集电极分别为输出节点vo-、vo+，q6a、q6b的基极相连，接偏置电压vb，集电极分别接入vo-、vo+，q5a与q6b的发射极相连，q5b与q6a的发射极相连，并各自接尾电流管；引入的q6a、q6b管使电路等效输入电容降低为cπ/2，总跨导不变，实现了相同增益下差分对输入电容的减小，提升了带宽。m1a、m1b的栅极接电阻r5，形成有源电感结构，接在输出节点与电源电压之间，以电感谐振方式增加带宽，避免电感峰化带来的尺寸问题。

图8展示了4路25gb/snrz合成100gb/spam4的示意图。其中，图8(a)为输入数据的25gb/snrz眼图，图8(b)为经复用后的50gb/snrz眼图，图8(c)为输出的100gb/spam4眼图。图8所示结果证明，本发明提出的电路成功实现了将4路25gb/s的nrz信号合成一路100gb/s的pam4信号。

综上所述，本发明设计的pam4信号发射电路有望实现单通道100gb/s的高速率pam4信号的发射。与传统光发射机相比，实现同等速率传输，无需引入多通道并行电路，与国外实现的pam4发射机相比，降低了采样率的需求，且提高了pam4信号的线性度；在带宽拓展技术方面未使用占用大面积芯片的无源电感。本发明为解决高速光互连速率限制提供了新方案。

本发明实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。