一种超短波跳频合路模块的制作方法

1.本实用新型涉及无线电通讯领域，尤其涉及一种超短波跳频合路模块。


背景技术：

2.无线通信领域中的诸多电子对抗技术中，跳频电子对抗合路技术被广泛应用于通信设备射频前端电子对抗跳频信道。多信道装置一般都是共同使用一副天线进行多频率收发，目前在用的合路技术一般是采用带通滤波器或环形器合路。带通滤波器合路技术，就是将工作频带划分成若干固定的带通频段，在采用特殊方式将多个滤波器合成在一起，这种技术存在频段利用率低、通道固定不能改动，通信不能高速跳变的缺点，环形器合路技术带宽相对较低，只能应用于固定频点或窄带通信系统。以上两种合路技术均存在不同的缺点，很难适用于现代数字跳频通信系统。


技术实现要素：

3.本实用新型的目的在于提出一种超短波跳频合路模块，具有结构简单，插入损耗小，带外抑制大，隔离度高，体积小，重量轻，能够高速跳频切换。
4.为达此目的，本实用新型采用以下技术方案：一种超短波跳频合路模块，包括第一跳频滤波模块、第二跳频滤波模块、合路模块、驱动控制电路单元和数据存储控制单元；
5.所述第一跳频滤波模块包括第一输出端和第二输出端；所述第二跳频滤波模块包括第三输出端和第四输出端；所述合路模块包括低通滤波器和高通滤波器；
6.所述第一跳频滤波模块的第一输出端与所述第二跳频滤波模块的第三输出端均与所述低通滤波器的输入端电连接；
7.所述第一跳频滤波模块的第二输出端与所述第二跳频滤波模块的第四输出端均与所述高通滤波器的输入端电连接；
8.所述低通滤波器的输出端与所述高通滤波器的输出端均与天线电连接；
9.所述数据存储控制单元与所述驱动控制电路单元电连接，所述驱动控制电路单元的输出端与所述第一跳频滤波模块以及所述第二跳频滤波模块电连接；
10.所述第一跳频滤波模块和所述第二跳频滤波模块为共址控制方式连接。
11.优选的，所述第一跳频滤波模块包括第一输入开关、第一输出开关、第二输出开关、第一低频跳频滤波器以及第一高频跳频滤波器；
12.所述第一输入开关的第一引脚与第一输入信号电连接，所述第一输入开关的第二引脚与所述第一低频跳频滤波器的输入端电连接，所述第一低频跳频滤波器的输出端与所述第一输出开关的第一引脚电连接，所述第一输出开关的第二引脚为所述第一跳频滤波模块的第一输出端，所述第一输出开关的第三引脚接地；
13.所述第一输入开关的第三引脚与所述第一高频跳频滤波器的输入端电连接，所述第一高频跳频滤波器的输出端与所述第二输出开关的第一引脚电连接，所述第二输出开关的第二引脚接地，所述第二输出开关的第三引脚为所述第一跳频滤波模块的第二输出端。
14.优选的，所述第二跳频滤波模块包括第二输入开关、第三输出开关、第四输出开关、第二低频跳频滤波器以及第二高频跳频滤波器；
15.所述第二输入开关的第一引脚与第二输入信号电连接，所述第二输入开关的第二引脚与所述第二低频跳频滤波器的输入端电连接，所述第二低频跳频滤波器的输出端与所述第三输出开关的第一引脚电连接，所述第三输出开关的第二引脚为所述第二跳频滤波模块的第三输出端，所述第三输出开关的第三引脚接地；
16.所述第二输入开关的第三引脚与所述第二高频跳频滤波器的输入端电连接，所述第二高频跳频滤波器的输出端与所述第四输出开关的第一引脚电连接，所述第四输出开关的第二引脚接地，所述第四输出开关的第三引脚为所述第二跳频滤波模块的第四输出端。
17.优选的，所述第一低频跳频滤波器的电路结构、所述第二低频跳频滤波器的电路结构、所述第一高频跳频滤波器的电路结构以及所述第二高频跳频滤波器的电路结构相同；
18.所述第一低频跳频滤波器的参数设置与所述第二低频跳频滤波器的参数设置相同，所述第一高频跳频滤波器的参数设置与所述第二高频跳频滤波器的参数设置相同。
19.优选的，所述第一低频跳频滤波器包括电容ca1、电感la1、电容ca2、耦合电感la0、电容ca5、电容la2、电容ca6、二极管da1、电阻ra1、电容ca3、电感la3、电容ca4、电阻ra2、电感la4、电容ca8、电阻ra4、二极管da2、电阻ra3以及电容ca7；
20.所述第一输入开关的第二引脚与电容ca1的一端、电感la1的一端、电容ca2的一端以及耦合电感la0的一端电连接，所述电容ca1的另一端接地，所述电感la1的另一端接地，所述电容ca2的另一端与二极管da1的负极端以及电容la3的一端电连接，所述二极管da1的正极端与电阻ra1的一端以及电容ca3的一端电连接，所述电阻ra1的另一端接正3.3伏电压，所述电容ca3的另一端接地，所述电感la3的另一端与电容ca4的一端以及电阻ra2的一端电连接，所述电容ca4的另一端接地，所述电阻ra2的另一端与所述驱动控制电路单元电连接；
21.所述耦合电感la0的另一端与电容ca5的一端、电感la的一端、电容ca6的一端以及所述第一输出开关的第一引脚电连接，所述电容ca5的另一端与二极管da2的负极端以及电感la4的一端电连接，所述二极管da2的正极端与电阻ra3的一端以及电容ca7的一端电连接，所述电阻ra3的另一端接正3.3伏电压，所述电容ca7的另一端接地，所述电感la4的另一端与电容ca8的一端以及电阻ra4的一端电连接，所述电容ca8的另一端接地，所述电阻ra4的另一端与所述驱动控制电路单元电连接。
22.优选的，所述驱动控制电路单元包括第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路，所述第一驱动电路与所述第一低频跳频滤波器电连接，所述第二驱动电路与所述第一高频跳频滤波器电连接，所述第三驱动电路与所述第二低频跳频滤波器电连接，所述第四驱动电路与所述第二高频跳频滤波器电连接。
23.优选的，所述第一驱动电路包括电阻rs1、电阻rs2、电阻rs3、cmos管qa1、cmos管qa2、二极管ds1、电感ls1以及电容cs1；
24.所述第一低频跳频滤波器与二极管ds1的正极端、cmos管qa2的第二引脚、电感ls1的一端以及电容cs1的一端电连接，所述cmos管qa2的第三引脚与电阻rs1的一端电连接，所述电阻rs1的另一端以及电阻rs2的一端接正130伏电压，电阻rs2的另一端与cmos管qa2的
第一引脚、二极管ds1的负极端、电感ls1的另一端以及cmos管qa1的第三引脚电连接，所述电容cs1的另一端接地，所述cmos管qa1的第二引脚接地，所述cmos管qa1的第一引脚与所述电阻rs3的一端电连接，所述电阻rs3的另一端与数据存储控制单元电连接。
25.优选的，所述数据存储控制单元包括第一存储芯片和第二存储芯片，所述第一存储芯片与所述第一驱动电路和第二驱动电路电连接，所述第二存储芯片与所述第三驱动电路和第四驱动电路电连接。
26.优选的，所述第一低频跳频滤波器的工作频率为108至174mhz；所述第一高频跳频滤波器的工作频率为225至400mhz；所述第二低频跳频滤波器的工作频率为108至174mhz；所述第二高频跳频滤波器的工作频率为225至400mhz。
27.本实用新型的一个技术方案的有益效果：当第一跳频滤波模块和第二跳频滤波模块同时都工作在低频段时，经合路模块的低通滤波器合路到输出口，同时合路模块的高通滤波器可有效抑制低频段的射频信号从此路通过，减少通路损耗。合路模块采用了微波介质陶瓷谐振腔制作的高低通结构形式合路器，介质陶瓷谐振腔q值高，损耗小，隔离度高，功率大、重量轻，保证了合路模块的电性能。
28.本技术提供了一种超短波跳频合路模块，与现阶段相适应的全新设计理论，具有电路结构简单，插入损耗小，带外抑制大，隔离度高，体积小，重量轻，高速跳频切换且电路结构简单等特点。
附图说明
29.图1是本实用新型一个实施例的结构示意图；
30.图2是本实用新型一个实施例第一跳频滤波模块、第二跳频滤波模块和合路模块的电路连接示意图；
31.图3是本实用新型一个实施例第一跳频滤波模块的电路连接示意图；
32.图4是本实用新型一个实施例驱动控制电路单元的电路连接示意图；
33.图5是本实用新型一个实施例数据存储控制单元的电路连接示意图。
34.其中：第一跳频滤波模块1、第一输入开关11、第一输出开关12、第二输出开关13、第一低频跳频滤波器14、第一高频跳频滤波器15、第二跳频滤波模块2、第二输入开关21、第三输出开关22、第四输出开关23、第二低频跳频滤波器24、第二高频跳频滤波器25、合路模块3、低通滤波器31、高通滤波器32、驱动控制电路单元4、数据存储控制单元5。
具体实施方式
35.下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
36.下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
37.在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
38.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地
连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
39.参阅图1至图5所示，一种超短波跳频合路模块，包括第一跳频滤波模块1、第二跳频滤波模块2、合路模块3、驱动控制电路单元4和数据存储控制单元5；
40.所述第一跳频滤波模块1包括第一输出端和第二输出端；所述第二跳频滤波模块2包括第三输出端和第四输出端；所述合路模块3包括低通滤波器31和高通滤波器32；
41.所述第一跳频滤波模块1的第一输出端与所述第二跳频滤波模块2的第三输出端均与所述低通滤波器31的输入端电连接；
42.所述第一跳频滤波模块1的第二输出端与所述第二跳频滤波模块2的第四输出端均与所述高通滤波器32的输入端电连接；
43.所述低通滤波器31的输出端与所述高通滤波器32的输出端均与天线电连接；
44.所述数据存储控制单元5与所述驱动控制电路单元4电连接，所述驱动控制电路单元4的输出端与所述第一跳频滤波模块1以及所述第二跳频滤波模块2电连接；
45.所述第一跳频滤波模块1和所述第二跳频滤波模块2为共址控制方式连接。
46.所述低通滤波器31采用微波介质陶瓷低通滤波器31，所述高通滤波器32采用微波介质陶瓷高通滤波器。当第一跳频滤波模块1和第二跳频滤波模块2同时都工作在低频段时，经合路模块3的低通滤波器31合路到输出口，同时合路模块3的高通滤波器32可有效抑制低频段的射频信号从此路通过，减少通路损耗。合路模块3采用了微波介质陶瓷谐振腔制作的高低通结构形式合路器，介质陶瓷谐振腔q值高，损耗小，隔离度高，功率大、重量轻，保证了合路模块的电性能。
47.相反当第一跳频滤波模块1和第二跳频滤波模块2同时都工作在高频段时，经合路模块3的高通滤波器32合路到输出口，同时合路模块3的低通滤波器31可有效抑制高频段的射频信号从此路通过，减少通路损耗。
48.所述数据存储控制单元由两块读取速度ns级的flash memory存储芯片，按相同的中心频率控制码控制跳频滤波驱动控制电路单元工作，由跳频滤波驱动控制电路驱动第一跳频滤波模块1和第二跳频滤波模块2同时工作在相应的中心频率。
49.本技术提供了一种超短波跳频合路模块，与现阶段相适应的全新设计理论，具有电路结构简单，插入损耗小，带外抑制大，隔离度高，体积小，重量轻，高速跳频切换且电路结构简单等特点。
50.具体地，所述第一跳频滤波模块1包括第一输入开关11、第一输出开关12、第二输出开关13、第一低频跳频滤波器14以及第一高频跳频滤波器15；
51.所述第一输入开关11的第一引脚与第一输入信号电连接，所述第一输入开关11的第二引脚与所述第一低频跳频滤波器14的输入端电连接，所述第一低频跳频滤波器14的输出端与所述第一输出开关12的第一引脚电连接，所述第一输出开关12的第二引脚为所述第一跳频滤波模块1的第一输出端，所述第一输出开关12的第三引脚接地；
52.所述第一输入开关11的第三引脚与所述第一高频跳频滤波器15的输入端电连接，所述第一高频跳频滤波器15的输出端与所述第二输出开关13的第一引脚电连接，所述第二输出开关13的第二引脚接地，所述第二输出开关13的第三引脚为所述第一跳频滤波模块1
的第二输出端。
53.优选的，所述第二跳频滤波模块2包括第二输入开关21、第三输出开关22、第四输出开关23、第二低频跳频滤波器24以及第二高频跳频滤波器25；
54.所述第二输入开关21的第一引脚与第二输入信号电连接，所述第二输入开关21的第二引脚与所述第二低频跳频滤波器24的输入端电连接，所述第二低频跳频滤波器24的输出端与所述第三输出开关22的第一引脚电连接，所述第三输出开关22的第二引脚为所述第二跳频滤波模块2的第三输出端，所述第三输出开关22的第三引脚接地；
55.所述第二输入开关21的第三引脚与所述第二高频跳频滤波器25的输入端电连接，所述第二高频跳频滤波器25的输出端与所述第四输出开关23的第一引脚电连接，所述第四输出开关23的第二引脚接地，所述第四输出开关23的第三引脚为所述第二跳频滤波模块2的第四输出端。
56.第一输出开关12的第三引脚、第二输出开关13的第二引脚、第三输出开关22的第三引脚以及第四输出开关23的第二引脚，分别接入电阻r1、电阻r2、电阻r3和电阻r4后接地。电阻r1、电阻r2、电阻r3和电阻r4的电阻值相同。
57.同时，所述第一低频跳频滤波器14的电路结构、所述第二低频跳频滤波器24的电路结构、所述第一高频跳频滤波器15的电路结构以及所述第二高频跳频滤波器25的电路结构相同；
58.所述第一低频跳频滤波器14的参数设置与所述第二低频跳频滤波器24的参数设置相同，所述第一高频跳频滤波器15的参数设置与所述第二高频跳频滤波器25的参数设置相同。
59.本技术中，所述第一低频跳频滤波器14包括电容ca1、电感la1、电容ca2、耦合电感la0、电容ca5、电容la2、电容ca6、二极管da1、电阻ra1、电容ca3、电感la3、电容ca4、电阻ra2、电感la4、电容ca8、电阻ra4、二极管da2、电阻ra3以及电容ca7；
60.所述第一输入开关11的第二引脚与电容ca1的一端、电感la1的一端、电容ca2的一端以及耦合电感la0的一端电连接，所述电容ca1的另一端接地，所述电感la1的另一端接地，所述电容ca2的另一端与二极管da1的负极端以及电容la3的一端电连接，所述二极管da1的正极端与电阻ra1的一端以及电容ca3的一端电连接，所述电阻ra1的另一端接正3.3伏电压，所述电容ca3的另一端接地，所述电感la3的另一端与电容ca4的一端以及电阻ra2的一端电连接，所述电容ca4的另一端接地，所述电阻ra2的另一端与所述驱动控制电路单元4电连接；
61.所述耦合电感la0的另一端与电容ca5的一端、电感la的一端、电容ca6的一端以及所述第一输出开关12的第一引脚电连接，所述电容ca5的另一端与二极管da2的负极端以及电感la4的一端电连接，所述二极管da2的正极端与电阻ra3的一端以及电容ca7的一端电连接，所述电阻ra3的另一端接正3.3伏电压，所述电容ca7的另一端接地，所述电感la4的另一端与电容ca8的一端以及电阻ra4的一端电连接，所述电容ca8的另一端接地，所述电阻ra4的另一端与所述驱动控制电路单元4电连接。
62.第一跳频滤波模块1采用了双调谐lc网络谐振电路结构，跳频滤波器插入损耗小，带外抑制高，保障了跳频滤波器的电性能以及双信道之间的隔离。
63.具体地，所述驱动控制电路单元4包括第一驱动电路、第二驱动电路、第三驱动电
路和第四驱动电路，所述第一驱动电路与所述第一低频跳频滤波器14电连接，所述第二驱动电路与所述第一高频跳频滤波器15电连接，所述第三驱动电路与所述第二低频跳频滤波器24电连接，所述第四驱动电路与所述第二高频跳频滤波器25电连接。
64.优选的，所述第一驱动电路包括电阻rs1、电阻rs2、电阻rs3、cmos管qa1、cmos管qa2、二极管ds1、电感ls1以及电容cs1；
65.所述第一低频跳频滤波器14与二极管ds1的正极端、cmos管qa2的第二引脚、电感ls1的一端以及电容cs1的一端电连接，所述cmos管qa2的第三引脚与电阻rs1的一端电连接，所述电阻rs1的另一端以及电阻rs2的一端接正130伏电压，电阻rs2的另一端与cmos管qa2的第一引脚、二极管ds1的负极端、电感ls1的另一端以及cmos管qa1的第三引脚电连接，所述电容cs1的另一端接地，所述cmos管qa1的第二引脚接地，所述cmos管qa1的第一引脚与所述电阻rs3的一端电连接，所述电阻rs3的另一端与数据存储控制单元5电连接。
66.驱动控制电路单元4采用高速开关cmos管组成的开关切换电路，控制切换速度可达到1us，保证了超短波合路跳频模块中心频率的高速切换，提高了模块的电子对抗能力。
67.图中va1为输出控制电平，电阻rs3的另一端与数据存储控制单元5的驱动i/o口电连接，通过数据存储控制单元5控制第一跳频滤波模块的二极管da1的导通或截止。
68.具体地，所述数据存储控制单元5包括第一存储芯片和第二存储芯片，所述第一存储芯片与所述第一驱动电路和第二驱动电路电连接，所述第二存储芯片与所述第三驱动电路和第四驱动电路电连接。
69.第一存储芯片和第二存储芯片均采用flash memory存储芯片进行数据存储控制，flash memory存储芯片能够读取速度为ns级的数据，第一存储芯片和第二存储芯片的中心频率地址控制码需一致，需同时共址控制。
70.数据存储控制单元5采用了bga封装ns级的flash memory存储芯片，体积小，读取速度快，保证了超短波合路跳频模块中心频率的高速切换，提高了模块的电子对抗能力。
71.优选的，所述第一低频跳频滤波器14的工作频率为108至174mhz；所述第一高频跳频滤波器15的工作频率为225至400mhz；所述第二低频跳频滤波器24的工作频率为108至174mhz；所述第二高频跳频滤波器25的工作频率为225至400mhz。
72.以工作在108至174mhz频率的情况进行说明：
73.当超短波跳频合路模块工作在108至174mhz时，第一跳频滤波模块1、第二跳频滤波模块2同时工作在108至174mhz频段；第一输入信号rf1从第一输入开关11的第一引脚输入，第二引脚输出，第三引脚关闭，信号从第二引脚输出至第一低频跳频滤波器14，经第一低频跳频滤波器14滤波后，经第一输出开关12输出至合路模块3；
74.同时第二输入信号rf2从第二输入开关21的第一引脚输入，第二引脚输出，第三引脚关闭，信号从第二引脚输出至第二低频跳频滤波器24，经第二低频跳频滤波器24滤波后，经第三输出开关22输出至合路模块3；
75.第一输入信号rf1与第二输入信号rf2两路信号同时经合路模块3的低通滤波器31合路后输出至天线口rfc。
76.在本说明书的描述中，参考术语“实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的
具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
77.以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。