技术特征：
1.一种超短波跳频合路模块，其特征在于，包括第一跳频滤波模块、第二跳频滤波模块、合路模块、驱动控制电路单元和数据存储控制单元；所述第一跳频滤波模块包括第一输出端和第二输出端；所述第二跳频滤波模块包括第三输出端和第四输出端；所述合路模块包括低通滤波器和高通滤波器；所述第一跳频滤波模块的第一输出端与所述第二跳频滤波模块的第三输出端均与所述低通滤波器的输入端电连接；所述第一跳频滤波模块的第二输出端与所述第二跳频滤波模块的第四输出端均与所述高通滤波器的输入端电连接；所述低通滤波器的输出端与所述高通滤波器的输出端均与天线电连接；所述数据存储控制单元与所述驱动控制电路单元电连接，所述驱动控制电路单元的输出端与所述第一跳频滤波模块以及所述第二跳频滤波模块电连接；所述第一跳频滤波模块和所述第二跳频滤波模块为共址控制方式连接。2.根据权利要求1所述的一种超短波跳频合路模块，其特征在于，所述第一跳频滤波模块包括第一输入开关、第一输出开关、第二输出开关、第一低频跳频滤波器以及第一高频跳频滤波器；所述第一输入开关的第一引脚与第一输入信号电连接，所述第一输入开关的第二引脚与所述第一低频跳频滤波器的输入端电连接，所述第一低频跳频滤波器的输出端与所述第一输出开关的第一引脚电连接，所述第一输出开关的第二引脚为所述第一跳频滤波模块的第一输出端，所述第一输出开关的第三引脚接地；所述第一输入开关的第三引脚与所述第一高频跳频滤波器的输入端电连接，所述第一高频跳频滤波器的输出端与所述第二输出开关的第一引脚电连接，所述第二输出开关的第二引脚接地，所述第二输出开关的第三引脚为所述第一跳频滤波模块的第二输出端。3.根据权利要求2所述的一种超短波跳频合路模块，其特征在于，所述第二跳频滤波模块包括第二输入开关、第三输出开关、第四输出开关、第二低频跳频滤波器以及第二高频跳频滤波器；所述第二输入开关的第一引脚与第二输入信号电连接，所述第二输入开关的第二引脚与所述第二低频跳频滤波器的输入端电连接，所述第二低频跳频滤波器的输出端与所述第三输出开关的第一引脚电连接，所述第三输出开关的第二引脚为所述第二跳频滤波模块的第三输出端，所述第三输出开关的第三引脚接地；所述第二输入开关的第三引脚与所述第二高频跳频滤波器的输入端电连接，所述第二高频跳频滤波器的输出端与所述第四输出开关的第一引脚电连接，所述第四输出开关的第二引脚接地，所述第四输出开关的第三引脚为所述第二跳频滤波模块的第四输出端。4.根据权利要求3所述的一种超短波跳频合路模块，其特征在于，所述第一低频跳频滤波器的电路结构、所述第二低频跳频滤波器的电路结构、所述第一高频跳频滤波器的电路结构以及所述第二高频跳频滤波器的电路结构相同；所述第一低频跳频滤波器的参数设置与所述第二低频跳频滤波器的参数设置相同，所述第一高频跳频滤波器的参数设置与所述第二高频跳频滤波器的参数设置相同。5.根据权利要求2所述的一种超短波跳频合路模块，其特征在于，所述第一低频跳频滤波器包括电容ca1、电感la1、电容ca2、耦合电感la0、电容ca5、电容la2、电容ca6、二极管
da1、电阻ra1、电容ca3、电感la3、电容ca4、电阻ra2、电感la4、电容ca8、电阻ra4、二极管da2、电阻ra3以及电容ca7；所述第一输入开关的第二引脚与电容ca1的一端、电感la1的一端、电容ca2的一端以及耦合电感la0的一端电连接，所述电容ca1的另一端接地，所述电感la1的另一端接地，所述电容ca2的另一端与二极管da1的负极端以及电容la3的一端电连接，所述二极管da1的正极端与电阻ra1的一端以及电容ca3的一端电连接，所述电阻ra1的另一端接正3.3伏电压，所述电容ca3的另一端接地，所述电感la3的另一端与电容ca4的一端以及电阻ra2的一端电连接，所述电容ca4的另一端接地，所述电阻ra2的另一端与所述驱动控制电路单元电连接；所述耦合电感la0的另一端与电容ca5的一端、电感la的一端、电容ca6的一端以及所述第一输出开关的第一引脚电连接，所述电容ca5的另一端与二极管da2的负极端以及电感la4的一端电连接，所述二极管da2的正极端与电阻ra3的一端以及电容ca7的一端电连接，所述电阻ra3的另一端接正3.3伏电压，所述电容ca7的另一端接地，所述电感la4的另一端与电容ca8的一端以及电阻ra4的一端电连接，所述电容ca8的另一端接地，所述电阻ra4的另一端与所述驱动控制电路单元电连接。6.根据权利要求3所述的一种超短波跳频合路模块，其特征在于，所述驱动控制电路单元包括第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路，所述第一驱动电路与所述第一低频跳频滤波器电连接，所述第二驱动电路与所述第一高频跳频滤波器电连接，所述第三驱动电路与所述第二低频跳频滤波器电连接，所述第四驱动电路与所述第二高频跳频滤波器电连接。7.根据权利要求6所述的一种超短波跳频合路模块，其特征在于，所述第一驱动电路包括电阻rs1、电阻rs2、电阻rs3、cmos管qa1、cmos管qa2、二极管ds1、电感ls1以及电容cs1；所述第一低频跳频滤波器与二极管ds1的正极端、cmos管qa2的第二引脚、电感ls1的一端以及电容cs1的一端电连接，所述cmos管qa2的第三引脚与电阻rs1的一端电连接，所述电阻rs1的另一端以及电阻rs2的一端接正130伏电压，电阻rs2的另一端与cmos管qa2的第一引脚、二极管ds1的负极端、电感ls1的另一端以及cmos管qa1的第三引脚电连接，所述电容cs1的另一端接地，所述cmos管qa1的第二引脚接地，所述cmos管qa1的第一引脚与所述电阻rs3的一端电连接，所述电阻rs3的另一端与数据存储控制单元电连接。8.根据权利要求6所述的一种超短波跳频合路模块，其特征在于，所述数据存储控制单元包括第一存储芯片和第二存储芯片，所述第一存储芯片与所述第一驱动电路和第二驱动电路电连接，所述第二存储芯片与所述第三驱动电路和第四驱动电路电连接。9.根据权利要求4所述的一种超短波跳频合路模块，其特征在于，所述第一低频跳频滤波器的工作频率为108至174mhz；所述第一高频跳频滤波器的工作频率为225至400mhz；所述第二低频跳频滤波器的工作频率为108至174mhz；所述第二高频跳频滤波器的工作频率为225至400mhz。
技术总结
本实用新型公开了一种超短波跳频合路模块，包括第一跳频滤波模块、第二跳频滤波模块、合路模块、驱动控制电路单元和数据存储控制单元；所述第一跳频滤波模块的第一输出端与所述第二跳频滤波模块的第三输出端均与所述低通滤波器的输入端电连接；所述第一跳频滤波模块的第二输出端与所述第二跳频滤波模块的第四输出端均与所述高通滤波器的输入端电连接；所述低通滤波器的输出端与所述高通滤波器的输出端均与天线电连接；所述第一跳频滤波模块和所述第二跳频滤波模块为共址控制方式连接。本申请旨在提出一种超短波跳频合路模块，具有结构简单，插入损耗小，带外抑制大，隔离度高，体积小，重量轻，能够高速跳频切换。能够高速跳频切换。能够高速跳频切换。
技术研发人员：于孝云 官国阳 严方勇 杨智林
受保护的技术使用者：广东圣大电子有限公司
技术研发日：2021.12.22
技术公布日：2022/4/13