技术特征：
1.一种ethercat主站，其特征在于，包括：arm模块，用于处理ethercat主站的协议和应用层；fpga模块，与所述arm模块连接，所述fpga模块用于数据帧的收发；phy模块，与所述fpga模块连接，所述phy模块用于所述数据帧的信号转换；网络接口模块，与所述phy模块连接，所述网络接口模块用于与外部通信以进行信号传输。2.根据权利要求1所述的ethercat主站，其特征在于，所述fpga模块包括cpu接口模块和数据帧收发模块，所述cpu接口模块与所述arm模块连接，所述数据帧收发模块分别与所述cpu接口模块和所述phy模块连接，所述cpu接口模块用于所述arm模块和所述fpga模块之间的数据交互，所述数据帧收发模块用于将所述数据帧按照网络通信协议发送出去以及接收返回的数据帧。3.根据权利要求2所述的ethercat主站，其特征在于，所述fpga模块还包括发送缓存区，所述发送缓存区连接于所述cpu接口模块和所述数据帧收发模块之间，所述发送缓存区用于缓存所述arm模块传递给所述fpga模块的数据。4.根据权利要求3所述的ethercat主站，其特征在于，所述fpga模块还包括接收缓存区，所述接收缓存区连接于所述cpu接口模块和所述数据帧收发模块之间，所述接收缓存区用于缓存所述fpga模块传递给所述arm模块的数据。5.根据权利要求4所述的ethercat主站，其特征在于，所述fpga模块还包括定时模块，所述定时模块与所述数据帧收发模块连接，所述定时模块用于计时以使所述数据帧收发模块按照固定的时间周期性地发送所述数据帧。6.根据权利要求5所述的ethercat主站，其特征在于，所述fpga模块还包括时钟同步模块，所述时钟同步模块与所述数据帧收发模块连接，所述时钟同步模块用于同步所述ethercat主站和从站的系统时间。7.根据权利要求1-6任一项所述的ethercat主站，其特征在于，所述网络接口模块为rj45网络接口。8.一种ethercat总线系统，其特征在于，包括如权利要求1-7任一项所述的ethercat主站。9.根据权利要求8所述的ethercat总线系统，其特征在于，所述ethercat总线系统还包括从站，所述从站与网络接口模块连接。10.根据权利要求9所述的ethercat总线系统，其特征在于，所述从站包括参考从站，所述参考从站用于为fpga模块提供参考时钟。
技术总结
本实用新型公开了一种EtherCAT主站及EtherCAT总线系统。该EtherCAT主站包括ARM模块、FPGA模块、PHY模块以及网络接口模块，ARM模块，用于处理EtherCAT主站的协议和应用层；FPGA模块，与所述ARM模块连接，所述FPGA模块用于数据帧的收发；PHY模块，与所述FPGA模块连接，所述PHY模块用于数据帧的信号转换；网络接口模块，与所述PHY模块连接，所述网络接口模块用于与外部通信以进行信号传输。本申请基于FPGA加ARM的半软半硬EtherCAT主站，使得半软半硬主站既有很高的实时性，满足工业控制领域高精度的要求，同时开发难度也较小，开发周期较短，人机交互性较强。人机交互性较强。人机交互性较强。
技术研发人员：吴海涛 王剑 钟成堡 曹宇 赵硕
受保护的技术使用者：珠海格力电器股份有限公司
技术研发日：2022.11.18
技术公布日：2023/3/24